《逻辑电路》教案

《逻辑电路》教案（精选6篇）

篇1：《逻辑电路》教案

第8章

组合逻辑电路

【课题】

8.1概述

【教学目的】

了解组合逻辑电路和时序逻辑电路的电路结构特点及功能特点。【教学重点】

1.数字逻辑电路的分类和特点。2.常用的组合逻辑电路种类。3.会区分数字逻辑电路的类型。【教学难点】

区分数字逻辑电路的类型。【教学方法】

讲授法 【参考教学课时】

1课时 【教学过程】

一、复习提问

1.基本逻辑门电路有哪几种，它们的逻辑功能是什么？

2.画出与非门逻辑符号并说明其逻辑功能。

二、新授内容 1.组合逻辑电路

（1）特点：数字逻辑电路中输出信号没有反馈到输入端，因此任意时刻的输出信号状态只与当前的输入信号状态有关，而与电路原来的输出状态无关。

（2）电路组成框图：教材图8.1。2.时序逻辑电路

（1）特点：数字逻辑电路中输出信号部分反馈到输入端，输出信号的状态不但与当前的输入信号状态有关，而且与电路原来的输出状态有关。因此，这种电路有记忆功能。

（2）电路组成框图：教材图8.2。

三、课堂小结

1.组合逻辑电路的特点。

2.时序逻辑电路的特点。

四、课堂思考

P176思考与练习题。

五、课后练习

对逻辑代数作重点复习并预习下节课的内容（8.2组合逻辑电路的分析）。

【课题】

8.2组合逻辑电路的分析

【教学目的】

掌握组合逻辑电路的分析方法和步骤。【教学重点】

1.组合逻辑电路的分析方法和步骤。2.会对给定的组合逻辑电路进行功能分析。

【教学难点】

对给定的组合逻辑电路作功能说明，并用文字描述。【教学方法】

讲授法、练习法 【参考教学课时】

1课时 【教学过程】

一、复习提问

公式化简，用练习的方式进行。

二、新授内容

1．组合逻辑电路的分析步骤。

（1）根据给定的逻辑电路图，推导输出端的逻辑表达式。（2）化简和变换（3）列真值表（4）分析说明

2．组合逻辑电路的分析举例（1）老师举例讲解

（2）老师举例，学生讨论分析

例1 已知逻辑电路如图8.1所示，试分析其逻辑功能，要求写出分析过程。2

图8.1

三、课堂小结

1．组合逻辑电路的分析步骤。2．组合逻辑电路实例分析。

四、课堂思考

1.分析组合逻辑电路的功能一般要经过哪几个步骤？

五、课后练习

1.上网查阅组合逻辑电路的相关知识。2.P178思考与练习题 2。

【课题】

*8.3 组合逻辑电路的设计【教学目的】

了解组合逻辑电路的设计过程和一般方法。【教学重点】

组合逻辑电路的设计方法和步骤。【教学难点】

组合逻辑电路的设计方法。【教学方法】

讲练结合 【参考教学课时】

2课时 【教学过程】

一、复习提问

简述组合逻辑电路的分析步骤。

二、新授内容

1.组合逻辑电路的设计步骤

(1)分析实际情况是否能用逻辑变量来表示。

(2)确定输入、输出逻辑变量并用逻辑变量字母表示，作出逻辑规定。(3)根据实际情况列出逻辑真值表。

(4)根据逻辑真值表写出逻辑表达式并化简。

(5)画出逻辑电路图，并标明使用的集成电路和相应的引脚。

(6)根据逻辑电路图焊接电路，调试并进一步验证逻辑关系是否与实际情况相符。2.组合逻辑电路的设计举例

三、课堂小结

1.组合逻辑电路的设计步骤。

2.组合逻辑电路的设计举例。

四、课堂思考与练习

1.设计组合逻辑电路一般要经过哪几个步骤？

2.设计一个故障显示电路：（１）两台电动机同时工作，绿灯亮：（２）其中一台电动机有故障时，黄灯亮；（３）两台电动机都有故障时，红灯亮。要求：

（1）写出真值表；（2）写出表达式；（3）画出逻辑图（学生先做，教师后讲）

五、课后练习

P180思考与练习题 2。

【课题】

8.4 编码器

【教学目的】

1.理解编码的概念。

2.理解典型集成编码电路的引脚功能并能正确使用。【教学重点】

1.编码器的基本功能、分类。

2.集成编码器的引脚功能及逻辑功能真值表。3.优先编码器的工作特点及应用。

4.根据集成编码器的输入引脚状态推导输出引脚的逻辑电平和工作状态。【教学难点】

根据集成编码器的输入引脚状态推导输出引脚的逻辑电平和工作状态。【教学方法】

讲授法、讨论法 【参考教学课时】

3课时 【教学过程】

一、复习提问

简要叙述组合逻辑电路的设计步骤。

二、新授内容 8.4.1 编码的概念

1.编码是把输入的各种信号（如10进制数、文字、符号等）转换成若干位二进制码的过程。

2.编码器：能够完成编码功能的组合逻辑电路。3.编码器分类

（1）按编码形式可分为：二进制编码器和BCD码编码器。

（2）按编码器编码输出二进制码的位数可分为：4线－2线编码器、8线－3线编码器和16线－4线编码器等。8.4.2 二进制编码器的门电路实现

1.二进制编码器的概念

2.8线－3线二进制编码器的设计

（1）例1：设计抢答器中实现8位选手编码功能的8线－3线二进制编码器。（2）课堂练习：请设计一个4线－2线编码器，要求写出设计过程，画出逻辑电路，标明集成电路的型号和引脚。

讨论：哪些数字电路产品中需要用到编码器，请列出1~2个较为典型的例子。8.4.3集成编码器

1.集成编码器的概念 2.优先编码器的概念 3.集成优先编码器

三、课堂小结

1.编码的概念 2.二进制编码器的门电路实现 3.集成编码器

四、课堂思考

1.三位二进制编码器能对几个信号进行编码？

2.试分析集成编码器MC14532在图8.2所示的输入信号状态下，其输出引脚的逻辑电平各为多少？如果要设计一个实现负逻辑的按键输入电路，即按键没按下时，输入高电平，按键按下时输入低电平，按键输入电路应怎样修改？

图8.2

五、课后练习

P187思考与练习题2。

【课题】

8.5译码器

【教学目的】

1.理解译码的概念及典型集成译码电路的引脚功能并能正确使用。2.了解常用数码显示器件的基本结构，理解其工作原理。【教学重点】

1.译码器的基本功能和分类。

2.译码器的引脚功能及逻辑功能真值表。

3.根据集成译码器的输入引脚状态推导输出引脚的逻辑电平和工作状态。4.常用数码显示器件的基本结构、工作原理和应用。5.典型集成译码电路的应用。【教学难点】

典型集成译码电路的灵活应用。【教学方法】

讲授法、实物展示（共阴极数码管）、讨论法 【参考教学课时】

3课时 【教学过程】

一、复习提问

什么叫编码？什么叫编码器？

二、新授内容 8.5.1 二进制译码器

1.二进制译码器的逻辑符号及功能

2.3线－8线译码电路集成74LS138 讨论：哪些数字电路产品中需要用到译码器，请列出1~2个较为典型的例子。8.5.2 七段数码显示译码器

1.外形封装（实物展示）2.数码管的结构和原理

3.集成显示译码器MC14511简介（驱动共阴极数码管）（1）引脚排列和逻辑符号

（2）显示译码器MC14511的主要作用（3）MC14511真值表（4）MC14511的功能说明（5）MC14511的应用实例

三、课堂小结

1.二进制译码器 2.七段数码显示译码器

四、课堂练习

1.画出七段数字显示器的字形。

2.用真值表的形式说明七段译码器输入与输出的关系。

五、课后练习

P192思考与练习题2、3。【课题】

实训项目

制作3人表决器

【实训目标】

1.掌握组合逻辑电路的应用和测试方法。2.进一步掌握数字实训箱的使用技能。【实训重点】

组合逻辑电路的应用和测试方法。【实训难点】

组合逻辑电路的设计过程。【实训方法】

实验实训 【参考实训课时】

2课时 【实训过程】

一、复习提问

简述组合逻辑电路的设计方法及步骤。

二、实训任务

任务一

验证3人表决器逻辑电路功能。任务二

设计组合逻辑电路

设计一个3人投票多数通过的逻辑电路，要求写出设计步骤，并在数字实训箱上实现。

三、实训总结

1.画出实训电路连接图，标明使用的集成电路型号和引脚。2.列表整理实训数据。

四、课堂思考

1．如何用2输入端的与非门搭接成3输入端的与非门？ 2.如何将与非门作为非门使用？

五、课后作业

完成实训报告，写出本次实训的体会和收获。

篇2：《逻辑电路》教案

选修3-1 第二章

简单的逻辑电路教案

一、教材分析

课程标准的要求是“通过实验，观察门电路的基本作用。初步了解逻辑电路的基本原理以及在自动控制中的应用。”从中可以看出：第一、这里的要求很低；第二、学习逻辑电路必须做实验。

二、教学目标

1．知识与技能

知道三种门电路的逻辑关系、符号及真值表；

会用真值表表示一些简单的逻辑关系；

会分析、设计一些简单的逻辑电路。

2．过程与方法

通过实例与实验，理解“与”、“或”、“非”逻辑电路中结果与条件的逻辑关系；

通过简单的逻辑电路设计，体会逻辑电路在生活中的意义。

3．情感态度与价值观

感受数字技术对现代生活的巨大改变，关注我国集成电路以及元器件研究的发展情况；

体验物理知识与实践的紧密联系；

学生在自主探究、交流合作中获得知识，体会学习的快乐。

三、教学重点 难点

重点：三种门电路的真值表及符号。

难点：数字电路的意义。

四、学情分析

学生刚学完稳恒电流及复杂电路分析，对电势等概念比较清晰，但分析复杂电路的水平有限，加上教材中本节属于对稳恒电流的补充，对后面的传感器知识起引领。故准备重点讲解“与”门、“或”门以及“非”门电路的特征、逻辑关系及表示法。

五、教学方法

实验法、讨论法

六、课前准备

门电路演示板、多媒体课件

七、课时安排 1课时

八、教学过程

预习检查、总结疑惑

情景引入、展示目标

讲解：楼道自动控制灯。

①白天，灯不亮。

②没有声音，灯不亮。

③通电，夜晚，拍手，灯亮。

师：像这样，现在很多电器中都包含了“智能”化逻辑关系，实现这些逻辑功能离不开数字信号。

请同学们举例。

生：遥控器、机器人等。

师介绍：

①模拟信号：连续变化的电压信号。②数字信号：只有两个对立的状态，高电平“1”，低电平“0”。

数字信号的“0”和“1”好比事件的“是”与“非”，而处理数字信号的电路——数字电路，就有了辨别“是”、“非”的逻辑功能。

这节课我们学习数字电路中最基本的逻辑电路——门电路。

合作探究、精讲点播

1．“与”门

师：门是一种条件开关，只有当输入信号满足一定条件时，门才能被打开，才有输出信号。

：

某财务室的门上有两把锁，如何才能打开大门？在这个事件中体现怎么样的逻辑关系呢？

投影：

引导学生分析开关A、B对电路的控制作用，体会“与”逻辑关系。

(当两个条件都满足时，结果才会成立)

思考与讨论，让学生体会生活中的“与”逻辑关系。

师：具有“与”逻辑关系的电路称为“与”门电路，简称“与”门。

引导学生把图2．10-2结果与条件的关系用表格表示。

引导学生：把开关接通定义为“1”，断开定义为“0”；灯亮定义为“1”，灯熄定义为“0”，用数字语言描述上表：

师：这是“与”门的真值表，图2．10-2中A、B是有逻辑关系的机械开关，实用的门电路则是半导体材料制成的。

“与”门的符号 演示“与”门电路。

2．“或”门

：

新学期开学了，芜湖十二中416寝室的6名同学都到宿管办报到，宿管办的老师分别发给他们每人一把钥匙，方便他们单独出入，大家谈谈在这个事件中体现怎么样的逻辑关系呢？

投影：

引导学生分析开关A、B对电路的控制作用，体会“或”逻辑关系(在几个控制条件中，只要有一个条件得到满足，结果就会发生)

思考与讨论，让学生体会生活中的“或”逻辑关系。

师：具有“或”逻辑关系的电路称为“或”门电路，简称“或”门。

引导学生把图2．10-6结果与条件的关系用表格表示。

引导学生：把开关接通定义为“1”，断开定义为“0”；灯亮定义为“1”，灯熄定义为“0”，用数字语言描述上表：

师：这是“或”门的真值表。

“或”门的符号。演示“或”门电路。

3．“非”门

投影：分析开关A、B对电路的控制作用 非门真值表： 非门符号：

实例探究

师：介绍集成电路的优点。让学生了解几个“或”门的集成电路和几个“非”门的集成电路的外引线图。

例

1、如图，一个火警报警装置的逻辑电路图。Rt是一个热敏电阻，低温时电阻值很大，高温时电阻值很小，R是一个阻值较小的分压电阻。

要做到低温时电铃不响，火警时产生高温，电铃响起。在图中虚线处应接入怎样的元件？

为什么温度高时电铃会被接通？

为了提高该电路的灵敏度，即报警稳定调的稍底些，R的值应大一些还是小一些？

例

2、由某门电路构成的一简单控制电路如图，其中r为光敏电阻，光照时电阻很小，R为变阻器，L为小灯泡。其工作情况是：当光敏电阻受到光照时，小灯L不亮，不受光照时，小灯L亮。

①请在电路中虚线框内画出该门电路符号； ②该门电路是。

教师引导学生完成对例题的分析和求解，通过实例分析加深对所学知识的理解。

反思总结、当堂检测 作业

1、思考并回答P81“问题与练习”中的题目。

2、课下阅读课本80页“科学漫步”中的文章《集成电路》。

发导学案、布置作业

1.阅读科学漫步──集成电路。

2.处理课后问题与练习。

九、板书设计

含义

“门”电路 真值表

符号 科学探究1

含义

简单的逻辑电路 “或”电路 真值表 科学探究2 实际应用

符号

含义 科学探究3

“非”电路 真值表

符号

十、教学反思

这里的内容也是为选修3-2中传感器的教学做准备的。3-2里关于传感器的学生实验，多数都要借助逻辑电路才能完成。实际上，也只有做过3-2中关于传感器的实验后才能学好逻辑电路的知识。

第十节 简单的逻辑电路学案

课前预习学案

一、预习目标

1、知道数字电路和模拟电路的概念，了解数字电路的优点。

2、知道“与”门、“或”门、“非”门电路的特征、逻辑关系及表示法。

3、初步了解“与”门、“或”门、“非”门电路在实际问题中的应用

二、预习内容

1.数字电路：处理 的电路叫做数字电路。

2.门电路：就是一种开关，在一定条件下它允许 ；如果条件不满足，信号就被阻挡在“门”外。

3.如果一个事件的几个条件都满足后，该事件才能发生，我们把这种关系叫做。具有 的电路称为“与”门电路。

4.如果几个条件中，只要有一个条件得到满足，某件事就会发生，这种关系叫做，具有 的电路叫做“或”门电路。

5.输出状态和输入状态呈现 的逻辑关系，叫做“非”逻辑，具有 的电路叫做“非”门电路。

三、提出疑惑

课内探究学案

一、学习目标

1、感受数字技术对现代生活的巨大改变；

2、体验物理知识与实践的紧密联系；

3、突出自主探究、交流合作为主体的学习方式

二、学习过程

1.按照输入和输出关系的不同，可以将基本的逻辑门电路分为“与”门、“或”门、“非”门等。

“与”门

理解：当几个条件同时具备才能出现某一结果，这些条件与结果之间的关系称为“与”逻辑，具有这种逻辑的电路称为“与”门。

符号：如图

特点： ①当A、B输入都为“0”时，Y输出为“0”；

②当A输入为“0”B输出为“1”或A输入为“1”B输出为“0”时，Y输出为“0”；

③当A、B输入都为“1”时，Y输出为“1”。

“或”门

理解：当几个条件中只要有一个或一个以上具备就能出现某一结果，则这些条件与结果之间的关系称为“或”逻辑，具有这种逻辑的电路称为“或”门。

符号：如图

特点： ①当A、B输入都为“0”时，Y输出为“0”；

②当一个输入“0”另一个输入为“1”时，Y输出为“1”；

③当A、B输入都为“1”时，Y输出为“1”。

“非”门

理解：当一种结果出现时，另一种结果一定不出现。即输出Y是输入A的否定，这就是“非”逻辑，具有这种逻辑的电路称为“非”门。

符号：如图

特点： ①当A输入为“1”时，Y输出为“0”；

②当A输入为“0”时，Y输出为“1”.2.真值表

真值表是包含各种可能性在内的逻辑关系表，它包括两部分，一部分是所有输入逻辑变量的各种可能组合；另一部分是相应的输出。右图是一种具有“与”逻辑功能的门电路。把开关接通记为1,开关断开记为0,灯亮记为1，灯灭记为0,它的真值表为

输入 输出

A B C Y

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1

例题：如图所示，试判断这是一个什么逻辑门电路。A、B、C闭合时记“1”，断开时记“0”，Y灯亮时记“1”，不两记“0”。试完成下面真值表。

输入 输出

A B C Y

0 0 0

0 0 1

0 1 0

0 1 1 0 0 0 1 1 0 1 1

解析：由图可知，开关A、B、C只要有一个闭合时，灯泡就亮，所以这个电路满足“或”门电路逻辑。即当几个条件中只要有一个或一个以上具备就能出现某一结果，所以这是一个“或”门电路。真值表如下：

输入 输出

A B C Y

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1

三、反思总结

四、当堂检测

1.走廊里有一盏灯，在走廊两端各有一个开关，我们希望不论那一个开关接通都能使灯点亮，那么设计的电路为

A.“与”门电路

B.“非”门电路

C.“或”门电路

D.上述答案都有可能

2.如图所示电路为

A.“与”门电路

B.“非”门电路

C.“或”门电路

D.无法判定

3.下面是逻辑电路及其真值表，此逻辑电路为，在真值表中X除的逻辑值为。

课后练习与提高

1.如图所示电路为

A.“与”门电路 B.“非”门电路

C.“或”门电路 D.无法判定

2.有一个逻辑门电路的真值表如下表，试判断这是一个 门电路，并在右图中画出电路符号。

3.下面是逻辑电路及其真值表，此逻辑电路为，在真值表中X除的逻辑值为。

4.下图左端表示输入端A、B的电势随时间变化的关系。如果它们是“或”门的输入端，请在方框中画出输出端的电势随时间变化的关系。

探究：

下图是一个简单的车门报警电路图，图中的开关S1、S2分别装在汽车的两扇门上，只要有车门打开，发光二极管就发光报警，请根据报警装置的要求，指出虚线方框是何种门电路。

第十节 简单的逻辑电路参考答案

课内探究学案

1.数字信号 2.信号通过 3.“与”逻辑关系 “与”逻辑关系4.“或”逻辑关系“或”逻辑关系5.相反 “非”逻辑关系

当堂检测

1、C

2、B

3、或 1

课后练习与提高

1、C

2、非

3、或，1

篇3：世界逻辑电路发展现况

资料来源:Gartner

资料来源:Gartner

篇4：《数字逻辑电路》教材改革浅析

一、压缩了传统内容,增加了新知识

劳动版《数字逻辑电路》第三版(以后简称三版教材)有8章,153页,包含18个实验。第1章删除了学生难以理解的RC瞬态过程,这个内容包括电容的充电和放电,时间常数与瞬态过程快慢的关系,积分电路、微分电路、引导电路等一度作为重点来介绍,虽然很重要,但也是难点,学生不易掌握,造成了课程刚开始学生就产生畏难心理,不利于后续章节的教学,删去这部分内容后,减小了教学难度,知识结构衔接更加合理,可以说为学生扫除了一个学习的障碍。在介绍逻辑门电路时,侧重集成TTL、集成MOS门电路,把分立MOS门电路略去,增加了门电路的应用,既压缩了篇幅,又拓宽了知识面。在讲解组合逻辑电路时,突出了组合逻辑电路的分析和设计,增加了新知识——只读存储器(ROM),这是数字电路的存储单元,是数字系统的重要组成部分,把组合逻辑电路的竞争冒险单独作为一节来讲,解决了学生在设计组合逻辑电路时,因为化简逻辑函数而导致的逻辑错误问题,而用数据选择器实现逻辑函数以及用译码器构成数据分配器,对开阔学生视野很有帮助。在介绍触发器时,沿着触发方式这个主线,不在按TTL和MOS来分别叙述,把主从RS和主从JK放在一节,删除了六门触发器,而强调了触发器的分类和转换,这部分内容改进较多,把知识点重新整合,既增加了内容,又减少了篇幅,为学生学习触发器的应用提供了方便,又便于老师教学,可以说是三版教材的一大亮点。对于时序逻辑电路的改进主要体现在设计方面,过去不讲时序逻辑电路的设计,增添这个部分,虽然起到了拓宽知识面的作用,但是对技校学生来说,设计起来还是比较困难,笔者在教学中,把它作为选学内容处理,只有个别学生对时序逻辑电路设计感兴趣,提出相应的问题。数模和模数转换是沟通模拟电路和数字电路的桥梁,通常称为接口电路,在数字系统中应用日益广泛,三版教材对这个新内容单独在第7章进行了详细的分析,解决了模拟信号的数字化和数字信号模拟化问题,为数字电路处理模拟信号提供了依据。最后又专门新增加第8章来介绍数字集成电路的应用,分析了数字系统的组成,探讨了交通信号灯控制电路和数字式测速仪的设计、组装、与调试两个实例,为提高学生的动手能力和想象空间打下了坚实的基础。

二、突出了实训

三版教材一个突出的特点就是大量增加了实验内容,从二版的7个实验增加到18个,通过实验,学生可以很好地巩固所学的理论知识,开阔视野,发现问题,探索解决的办法,真正做到理论和实践相结合。在带领学生实验实训的过程中,笔者主要是启发学生扩大知识面,要求学生自己动手,从理论出发,结合具体电路,引导学生更全面地理解数字电路的内涵,独立完成数字电路的设计、安装与调试,并能够分析可能出现的各种问题。从数字实验仪器的使用,到各种门电路的特性测试,用不同的门电路实现逻辑功能,设计与调试数字电路,各种组合逻辑电路的结构和应用,时序逻辑电路的应用与调试,再到A/D和D/A转换实验、数字电路的综合应用等,学生们产生了强烈的求知欲望和探究心理,上实验课的积极性空前高涨。有时是单个实验,有时是一个知识模块作为一个课题,突出了技工教育强调实际工作能力的特点,理论紧密联系实际,符合学生的认知规律,通过实例,让学生学会实验仪器的使用,用数字电路器件构成简单的数字系统,最后设计制作出一个复杂的实用型数字系统,使学生全面掌握该课程的学习规律,并着重培养学生的自学能力,为今后继续学习打下良好的基础。

三版教材配套的《数字逻辑电路第三版习题册》精选了大量的习题,题型丰富,难易适度,为学生学习和教师授课提供了方便,但也有个别习题逻辑不够严密,如第1章第2节第三大题第六小题,把下列码转换为十进制数第一题,(111 0100)8421BCD =( )10,笔者认为,少了一个0,应为(0111 0100)8421BCD =()10。希望电子类教材改革的步伐不断加快,推动职业技术教育全面快速发展。

篇5：数字电路与逻辑设计(4月教案)

教学内容：本节内容是针对上节组合逻辑电路分析的推广，主要介绍采用中、大规模集成电路组成数字系统的方法以及应用。包括使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。

教学重点：加法器和译码器的功能，设计应用的方法和技巧。教学难点：并行和串行集成电路的设计思想。

教学方法：课堂教学为主，辅以恰当的实验。紧密结合前面所学的基础内容，用丰富详尽的例题，让学生充分理解集成芯片设计方法，并通过课堂练习掌握学生学习情况。课后配套实验，让学生透彻理解课堂所学。

教学要求：了解集成电路的分类，重点掌握加法器和译码器的设计，以及其应用方法。

7.1常用中规模组合逻辑电路

教学内容：（1）熟悉常用中规模通用集成电路的逻辑符号、基本逻辑功能、外部特性和使用方法。（2）常用中规模通用集成电路作为基本部件，恰当地、灵活地、充分地利用它们完成各种逻辑电路的设计，有

效地实现各种逻辑功能。

教学重点：二进制并行加法器和译码器。

教学难点：二进制并行加法器和译码器功能、结构、外部特性及应用。

教学方法：课堂教学为主，通过提问和练习掌握中规模通用集成电路功能和应用。

采用中、大规模集成电路组成数字系统具有体积小、功耗低、可靠性高等优点，且易于设计、调试和维护。

使用最广泛的中规模组合逻辑集成电路有：

★ 二进制并行加法器

★ 译码器 ★ 编码器

★ 多路选择器 ★ 多路分配器等

7.1.1二进制并行加法器

一．定义

二进制并行加法器:是一种能并行产生两个二进制数算术和的组合逻辑部件.二．分类及典型产品 按其进位方式的不同，可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。

1.串行进位二进制并行加法器：由全加器级联构成，高位的进位依赖于低位的进位。典型芯片有四位二进制并行加法器T692。四位二进制并行加法器T692的结构框图如图7.1所示。

图7.1 T692的结构框图

串行进位二进制并行加法器的特点是：被加数和加数的各位能同时并行到达各位的输入端，而各位全加器的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进位链。由于每一位相加的和都与本位进位输入有关，所以，最高位必须等到各低位全部相加完成并送来进位信号之后才能产生运算结果。显然，这种加法器运算速度较慢，而且位数越多，速度就越低。

为了提高加法器的运算速度，必须设法减小或去除由于进位信号逐级传送所花的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。

2．超前进位二进制并行加法器：由逻辑电路根据输入信号同时形成各位向高位的进位，又称为先行进位二进制并行加法器或者并行进位二进制并行加法器。典型芯片有四位二进制并行加法器74LS283。

四位二进制并行加法器74LS283构成思想如下：

第i位全加器的进位输出函数表达式为

Ci = AiBi+(Ai+Bi)Ci-1

令 Ai+Bi→Pi（进位传递函数）

AiBi→Gi（进位产生函数）

则有 Ci=PiCi-1+Gi 于是，当i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为

C1=P1C0+G1

C2=P2C1+G2=P2P1C0+P2G1+GC3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3

C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4

由于C1～C4是Pi、Gi和C0的函数，而Pi、Gi又是 Ai、Bi的函数，所以，在输入Ai、Bi和C0之后，可以同时产生C1～C4。通常将根据Pi、Gi和C0形成C1～C4的逻辑电路称为先行进位发生器。采用先行进位发生器的并行加法器称为超前进位二进制并行加法器。

三．四位二进制并加法器的外部特性和逻辑符号 1.外部特性

74LS283、4008芯片的管脚排列图如图7.2(a)所示。图中，VCC B2 A2 S2 B3 A3 S3 C3 16 15 14 13 12 11 10 974LS283 1 2 3 4 5 6 7 8S1 B1 A1 S0 B0 A0 C0-1 GNDTTL加法器74LS283引脚图VDDB3C3 S3 S2 S1 S0 C0-1 16 15 14 13 12 11 10 94008 1 2 3 4 5 6 7 8A3 B2 A2 B1 A1 B0 A0 VSSCMOS加法器4008引脚图图7.2 74LS283，4008的管脚排列图和逻辑符号 A4、A3、A2、A1----------二进制被加数； B4、B3、B2、B1----------二进制加数； F4、F3、F2、F1----------相加产生的和数；

C0----来自低位的进位输入；FC4----向高位的进位输出。2．逻辑符号

四位二进制并行加法器逻辑符号如图7.2所示。

四．应用举例

二进制并行加法器除实现二进制加法运算外，还可实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。下面举例说明。

例1 用4位二进制并行加法器设计一个将8421码转换成余3码的代码转换电路。例2 用4位二进制并行加法器设计一个4位二进制并行加法/减法器。

例3 用一个4位二进制并行加法器和六个与门设计一个乘法器，实现A×B,其中A=a3a2a1,B= b2b1.例4 用4位二进制并行加法器设计一个用余3码表示的1位十进制数加法器。

7.1.2译码器和编码器

译码器(Decoder)和编码器(Encoder)是数字系统中广泛使用的多输入多输出组合逻辑部件。

一.译码器

译码器的功能是对具有特定含义的输入代码进行“翻译”，将其转换成相应的输出信号。

译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。

1．二进制译码器

(1)定义

二进制译码器:能将n个输入变量变换成2个输出函数，且输出函数与输入变量构成的最小项具有对应关系

n的一种多输出组合逻辑电路。

(2)特点

● 二进制译码器一般具有n个输入端、2个输出端和一个(或多个)使能输入端。

● 在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。

● 有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。

(3)典型芯片

常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。书P231所示分别是74LS138型3-8线译码器的管脚排列图和逻辑符号。

n2.二-十进制译码器

二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。

例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A3～A0为8421码，输出Y0～Y9分别代表十进制数字0～9。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端Y0～Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。（该译码器的逻辑电路图和真值表见教材中有关部分）

3.数字显示译码器

数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。

数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。

常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。例如，中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。（74LS47逻辑图和真值表可参见教材中有关部分。）

七段译码显示原理图如图7.8(a)所示，图7.8(b)给出了七段显示笔画与0～15共16个数字的对应关系。

图7.8 七段译码显示原理及笔画与数字关系

4．译码器应用举例

译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。 例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。例2 用译码器和与非门实现逻辑函数  F(A,B,C,D)=∑m(2,4,6,8,10,12,14) 

二.编码器

编码器的功能恰好与译码器相反，它是对输入信号按一定规律进行编排，使每组输出代码具有其特定的含义。

编码器按照被编信号的不同特点和要求，有各种不同的类型，最常见的有二-十进制编码器(又称十进制-BCD码编码器)和优先编码器。

1.二-十进制编码器

(1)功能：将十进制数字0～9分别编码成4位BCD码。

(2)结构框图

这种编码器由10个输入端代表10个不同数字，4个输出端代表相应BCD代码。结构框图如图7.11所示。

图7.11 编码器结构框图

注意：二-十进制编码器的输入信号是互斥的，即任何时候只允许一个输入端为有效信号。

最常见的有8421码编码器，例如，按键式8421码编码器（详见教材中有关内容）。

2.优先编码器

(1)功能：识别输入信号的优先级别，选中优先级别最高的一个进行编码,实现优先权管理。

优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。它与上述二-十进制编码器的最大区别是，优先编码器的各个输入不是互斥的，它允许多个输入端同时为有效信号。优先编码器的每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产生相应的输出代码。

(2)典型芯片

书P238所示为常见MSI优先编码器74LS148的管脚排列图和逻辑符号。书P23874LS148

真值表。

3.应用举例

例 用优先编码器74LS148设计一个能裁决16级不同中断请求的中断优先编码器。

7.1.3多路选择器和多路分配器

多路选择器和多路分配器是数字系统中常用的中规模集成电路。其基本功能是完成对多路数据的选择与分配、在公共传输线上实现多路数据的分时传送。此外，还可完成数据的并-串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。因而，属于通用中规模集成电路。

一.多路选择器

多路选择器(Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、单路输出的组合逻辑电路。

1.逻辑特性

(1)逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，对于一个具有2路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。

(2)构成思想: 多路选择器的构成思想相当于一个单刀多掷开关，即 n

2.典型芯片

常见的MSI多路选择器有4路选择器、8路选择器和16路选择器。

(1)四路数据选择器74153的管脚排列图和逻辑符号

书P240(2)四路数据选择器74153的功能表

四路数据选择器的功能表书P240。

(3)四路数据选择器74153的输出函数表达式

由功能表可知,当A1A0=00时,W=D0；当A1A0 =01时,W=D1；当A1A0 =10时,W=D2；当A1A0 =11时,W=D3。即在A1A0的控制下,依次选中D0～D3端的信息送至输出端。其输出表达式为

式中，mi为选择变量A1、A0组成的最小项，Di为i端的输入数据，取值等于0或1。 类似地，可以写出2路选择器的输出表达式 n

式中，mi为选择控制变量An-1，An-2，…，A1，A0组成的最小项；Di为2n路输入中的第i路数据输入，取值0或1。

3．应用举例

多路选择器除完成对多路数据进行选择的基本功能外，在逻辑设计中主要用来实现各种逻辑函数功能。

(1)用具有n个选择控制变量的多路选择器实现n个变量函数

一般方法：将函数的n个变量依次连接到MUX的n个选择变量端，并将函数表示成最小项之和的形式。若函数表达式中包含最小项mi，则相应MUX的Di接1，否则Di接0。

例1 用多路选择器实现如下逻辑函数的功能  F(A,B,C)=∑m(2,3,5,6)

(2)用具有n个选择控制变量的多路选择器实现n+1个变量的函数

一般方法:从函数的n+1个变量中任n个作为MUX选择控制变量,并根据所选定的选择控制变量将函数变换成如下形式：

以确定各数据输入Di。假定剩余变量为X，则Di的取值只可能是0、1或X,X四者之一。例2 假定采用4路数据选择器实现逻辑函数

F(A,B,C)=∑m(2,3,5,6) 上述两种方法表明：用具有n个选择控制变量的MUX实现n个变量的函数或n+1个变量的函数时，不需要任何辅助电路，可由MUX直接实现。

(3)用具有n个选择控制变量的多路选择器实现n+1个以上变量的函数

当函数的变量数比MUX的选择控制变量数多两个以上时，一般需要加适当的逻辑门辅助实现。在确定各数据输入时，通常借助卡诺图。

例3 用4路选择器实现如下4变量逻辑函数的功能  F(A,B,C,D)=∑m(1,2,4,9, 10,11,12,14,15)

例4 用一片T580双4路选择器实现4变量多输出函数。函数表达式为

F1(A,B,C,D)=∑m(0,1,5,7,10,13,15)

F2(A,B,C,D)=∑m(8,10,12,13,15) 

二.多路分配器

多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。书P245为4路分配器的逻辑符号和功能表。

多路分配器常与多路选择器联用，以实现多通道数据分时传送。通常在发送端由MUX将各路数据分时送上公共传输线(总线)，接收端再由DEMUX将公共线上的数据适时分配到相应的输出端。图7.21所示是利用一根数据传输线分时传送8路数据的示意图，在公共选择控制变量 ABC的控制下，实现Di-fi的传送(i=0～7)。

图7.21 8路数据传输示意图

以上对几种最常用的MSI组合逻辑电路进行了介绍，在逻辑设计时可以灵活使用这些电路实现各种逻辑功能。

例5 用8路选择器和3-8线译码器构造一个3位二进制数等值比较器。

解 设比较的两个3位二进制数分别为ABC和XYZ，将译码器和多路选择器按图 7.22所示进行连接，即可实现ABC和XYZ的等值比较。

图7.22 比较器逻辑电路图

从图7.22可知，若ABC=XYZ，则多路选择器的输出F=0，否则F=1。例如，当ABC=010时，译码器输出Y2=0，其余均为1。若多路选择器选择控制变量XYZ=ABC=010，则选通D2送至输出端F，由于D2=Y2=0,故F=0；若XYZ≠010，则多路选择器会选择D2之外的其他数据输入送至输出端F，由于与其余数据输入端相连的译码器输出均为1，故F为1。

用类似方法，采用合适的译码器和多路选择器可构成多位二进制数比较器。

3触发器

教学内容：本章开始进入时序电路分析设计，对于时序电路最基本元器件触发器要掌握常用的RS触发器、JK触发器、D触发器、以及钟控和边沿RS触发器、JK触发器、D触发器的功能、触发方式、外部工作特性。

教学重点：各种触发器的触发方式和功能。教学难点：触发器构成方式。

教学方法：课堂教学为主，辅以恰当的实验。紧密结合前面所学的基础内容，用丰富详尽的例题，让学生充分理解集成芯片设计方法，并通过课堂练习掌握学生学习情况。课后配套实验，让学生透彻理解课堂所学。

教学要求：重点掌握触发器的工作原理，掌握各种触发器的触发方式和功能以及应用场合的不同，了解触发器的外部工作特性。

3.4触

发

器

触发器是一种具有记忆功能的电子器件。它具有如下特点：

 ☆ 有两个互补的输出端Q和Q；

☆ 有两个稳定状态。通常将Q=1和Q=0称为“1”状态，而把Q=0和Q=1称为“0” 状态。当输入信号不发生变化时，触发器状态稳定不变；

☆ 在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。通常把输入信号作用之前的状态称为现态,记作Qn 和Qn，而把输入信号作用后的状态称为触发器的次态,记作Q(n+1)和Q(n+1)。

为了简单起见，现态一般省略的上标n，就用Q 和Q 表示。显然，次态是现态和输入的函数。

触发器是存储一位二进制信息的理想器件。集成触发器的种类很多，分类方法也各不相同，但其结构都是由逻辑门加上适当的反馈线耦合而成。

下面从实际应用出发，介绍几种最常用的集成触发器，重点掌握它们的外部工作特性。

3.4.1基本R-S触发器

基本R-S触发器是直接复位置位触发器的简称，由于它是构成各种功能触发器的基本部件，故称为基本R-S触发器。

一.用与非门构成的基本R-S触发器

1.组成

由两个与非门交叉耦合构成，其逻辑图和逻辑符号分别见书P95。

图中，Q和Q为触发器的两个互补输出端；R和S为触发器的两个输入端，R称为置0端或者复位端，S称为置1端或置位端；

在逻辑符号输入端加的小圆圈表示低电平或负脉冲有效，即仅当低电平或负脉冲作用于输入端时，触发器状态才能发生变化(常称为翻转)，有时称这种情况为低电平或负脉冲触发。

2． 工作原理

（1）若R=1,S=1，则触发器保持原来状态不变。

（2）若R=1,S=0,则触发器置为1状态。

（3）若R=0,S=1,则触发器置为0状态。（4）不允许出现R=0,S=0。

3．逻辑功能及其描述

由与非门构成的R-S触发器的逻辑功能如表3.5所示。表中“d”表示触发器次态不确定。

表3.5 基本R-S触发器功能表

R S 0 0 0 1 1 0 1 1

Q(n+1)d 0 1 Q

功能说明 不定 置0 置1 不变 触发器的次态方程： Q(n+1)= S + R·Q 因为R、S不允许同时为0，所以输入必须满足约束条件： R+S=1(约束方程)

3.4.2几种常用的时钟控制触发器

实际应用中，往往要求触发器按一定的时间节拍动作，即让触发器状态的变化由时钟脉冲和输入信号共同决定。因此，在触发器的输入端增加了时钟控制信号，这类触发器由时钟脉冲确定状态转换的时刻(何时转换)，由输入信号确定触发器状态转换的方向(如何转换)。这种具有时钟脉冲控制的触发器称为“时钟控制触发器”或者“定时触发器”。

下面介绍四种最常用的时钟控制触发器。

一.时钟控制R-S触发器

时钟控制R-S触发器的逻辑图如图P100所示。

1．组成

它由四个与非门构成。其中，与非门G1、G2构成基本R-S触发器；与非门G3、G4组成控制电路，通常称为控制门。

2．工作原理

（1）无时钟脉冲作用（即时钟控制端C为0）时：控制门G3、G4被封锁。此时，不管R、S端的输入为何值，两个控制门的输出均为1，触发器状态保持不变。

（2）有时钟脉冲作用（即时钟控制端C为1）时: 控制门G3、G4被打开，这时输入端R、S的值可以通过控制门作用于上面的基本R-S触发器。具体如下：

    当R=0,S=0时，控制门G3、G4的输出均为1，触发器状态保持不变；

当R=0,S=1时，控制门G3、G4的输出分别为1和0，触发器状态置成1状态；

当R=1,S=0时，控制门G3、G4的输出分别为0和1，触发器状态置成0状态；

当R=1，S=1时，控制门G3、G4的输出均为0，触发器状态不确定（不允许）。

由此可见，这种触发器的工作过程是由时钟信号C和输入信号R、S共同作用的；时钟C控制转换时间，输入R和S确定转换后的状态。因此，它被称作时钟控制R-S触发器，其逻辑符号如图3.32(b)所示。

时钟控制R-S触发器的功能表、次态方程和约束条件与由或非门构成的R-S触发器相同。

在时钟控制触发器中，时钟信号C是一种固定的时间基准，通常不作为输入信号列入表中。对触发器功能进行描述时，均只考虑时钟作用(C=1)时的情况。

注意！时钟控制R-S触发器虽然解决了对触发器工作进行定时控制的问题，而且具有结构简单等优点，但依然存在如下两点不足：

  输入信号不能同时为1，即R、S不能同时为1；

可能出现“空翻”现象。

所谓“空翻”是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象。引起空翻的原因是在时钟脉冲作用期间，输入信号依然直接控制着触发器状态的变化。具体说，当时钟C为1时，如果输入信号R、S发生变化，则触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。“空翻”将造成状态的不确定和系统工作的混乱，这是不允许的。因此，时钟控制R-S触发器要求在时钟脉冲作用期间输入信号保持不变。

由于时钟控制R-S触发器的上述缺点，使它的应用受到很大限制。一般只用它作为数码寄存器而不宜用来构成具有移位和计数功能的逻辑部件。

二.D

为了解决时钟控制R-S触发器在输入端R、S同时为1时状态不确定的问题，通常对时钟控制R-S触发器的触发器

控制电路稍加修改，使之变成如图3.33(a)所示的形式，这样便形成了只有一个输入端的D触发器。其逻辑符号如图P102所示。

修改后的控制电路除了实现对触发器工作的定时控制外，另外一个作用是在时钟脉冲作用期间(C=1时)，将输入信号D转换成一对互补信号送至基本R-S触发器的两个输入端，使基本R-S触发器的两个输入信号只可能是01或者10两种组合，从而消除了状态不确定现象，解决了对输入的约束问题。

工作原理如下：

  当无时钟脉冲作用时，即C=0时，控制电路被封锁，无论输入D为何值，与非门G3、G4输出均为1，触发器状态保持不变。

当时钟脉冲作用时，即使C=1时，若D=0，则门G4输出为1，门G3输出为0，触发器状态被置0；若D=1，则门G4输出为0，门G3输出为1，触发器状态被置1。

由此可见，在时钟作用时，D触发器状态的变化仅取决于输入信号D，而与现态无关。其次态方程为

Q(n+1)= D

D触发器的逻辑功能可用表3.7所示的功能表描述。

表3.7 D触发器功能表

D 0 1

Q(n+1)0 1

上述D触发器在时钟作用期间要求输入信号D不能发生变化，即依然存在“空翻”现象。工作波形如下：

为了进一步解决“空翻”问题，实际中广泛使用的集成D触发器通常采用维持阻塞结构，称为维持阻塞D触发器。典型维持阻塞D触发器的逻辑图和逻辑符号分别如图3.34(a)和(b)所示。图中的D输入端称为数据输入端；RD和SD分别称为直接置“0”端和直接置“1” 端。它们均为低电平有效，即在不作直接置“0”和置“1”操作时，保持为高电平。

图3.34 维持阻塞D触发器

该触发器在时钟脉冲没有到来(C=0)时，无论D端状态怎样变化，都保持原有状态不变；当时钟脉冲到来(C=1)时，触发器在时钟脉冲的上升边沿将D输入端的数据可靠地置入；在上升沿过后的时钟脉冲期间，D的值可以随意改变，触发器的状态始终以时钟脉冲上升沿时所采样的值为准。由于利用了脉冲的边沿作用和维持阻塞作用，从而有效地防止了“空翻”现象。

工作波形如下：

例如，若输入D=1，在时钟脉冲的上升沿，把“1”送入触发器，使Q=1,Q=0。在触发器进入“1”状态后，由于置1维持线和置0阻塞线的低电平0的作用，即使输入端D由1变为0，触发器的“1”状态也不会改变；同理，若D=0，时钟脉冲的上升沿将使触发器的状态变为Q=0,Q=1。由于置0维持线和置1阻塞线为低电平0，所以，即使输入端D由0变为1，触发器的状态也维持0态不变。可见，该电路保证了触发器的状态在时钟脉冲作用期间只变化一次。

维持阻塞D触发器的逻辑功能与前述D触发器的逻辑功能完全相同。实际中使用的维持阻塞D触发器有时具有几个D输入端，此时，各输入之间是相“与”的关系。例如，当有三个输入端D1、D2和D3时，其次态方程是 : Q(n+1)= D1·D2·D3

由于维持阻塞D触发器的不存在对输入的约束问题，克服了空翻现象，抗干扰能力强。因此可用来实现寄存、计数、移位等功能。其主要缺点是逻辑功能比较简单。

三.J-K

为了既解决时钟控制R-S触发器对输入信号的约束问题，又能使触发器保持有两个输入端的作用，可将时钟触发器

控制R-S触发器改进成如图3.35(a)所示的形式。即增加两条反馈线，将触发器的输出Q和Q 交叉反馈到两个控制门的输入端，利用触发器两个输出端信号始终互补的特点，有效地解决了在时钟脉冲作用期间两个输入同时为1将导致触发器状态不确定的问题。修改后，把原来的输入端S改成J，R改成K，称为J-K触发器。其逻辑符号P103所示。

工作原理如下：

（1）在时钟脉冲未到来(C=0)时，无论输入端J和K怎样变化，控制门G3、G4的输出均为1.触发器保持原来状态不变。

（2）在时钟脉冲作用(C=1)时，可分为4种情况。

归纳起来，J-K触发器的功能表如表3.8所示。

表3.8 J-K触发器功能表

J K 0 0 0 1 1 0 1 1

其次态方程为 ： Q

上述J-K触发器结构简单，且具有较强的逻辑功能，但依然存在“空翻”现象。为了进一步解决“空翻”(n+1)

Q(n+1)Q 0 1 Q

功能说明 不变 置0 置1 翻转

= J·Q + K·Q

问题，实际中广泛采用主从J-K触发器。主从J-K触发器的逻辑电路图及逻辑符号如图3.36（a）、（b）所示。

图3.36 主从J-K触发器

主从J-K触发器由上、下两个时钟控制R-S触发器组成，分别称为从触发器和主触发器。主触发器的输出是从触发器的输入，而从触发器的输出又反馈到主触发器的输入。主、从两个触发器的时钟脉冲是反相的。图中的RD和SD分别为直接置0端和直接置1端。逻辑符号中时钟端的小圆圈表示触发器状态的改变是在时钟脉冲的后沿(下降沿)产生的。

工作原理如下：

● 当时钟脉冲未到来时，主触发器被封锁，从触发器状态由主触发器状态决定，两者状态相同；

● 当时钟脉冲到来时，在时钟脉冲的前沿(上升沿)接收输入信号并暂存到主触发器中，此时从触发器被封锁，保持原状态不变。在时钟脉冲的后沿(下降沿)，主触发器状态传送到从触发器，使从触发器输出(即整个触发器输出)变到新的状态，而此时主触发器本身被封锁，不受输入信号变化的影响。即该触发器是“前沿采样，后沿定局”。由于整个触发器的状态更新是在时钟脉冲的后沿发生的，因此解决了“空翻”的问题。

与前面所述J-K触发器相比，主从J-K触发器仅进行了性能上的改进，而逻辑功能完全相同。由于该触发器具有输入信号J和K无约束、无空翻、功能较全等优点，因此，使用方便，应用广泛。

四.T触发器

T触发器又称为计数触发器。如果把J-K触发器的两个输入端J和K连接起来，并把连接在一起的输入端用符号T表示，就构成了T触发器。相应的逻辑图和逻辑符号分别如图3.37(a)和(b)所示。

图3.37 T触发器

T触发器的逻辑功能可直接由J-K触发器的次态方程导出。J-K触发器的次态方程为

Q(n+1)= J·Q + K·Q

将该方程中的J和K均用T代替后，即可得到T触发器的次态方程：

Q(n+1)= T·Q + T·Q

根据次态方程，可列出T触发器的功能表如表3.9所示。

表3.9 T触发器功能表

T 0 1

Q(n+1)Q Q

功能说明 不变 翻转 由功能表可知，当T=1时，只要有时钟脉冲到来，触发器状态就翻转，或由1变为0或由0变为1，相当于一位二进制计数器；当T=0时，即使有时钟脉冲作用，触发器状态也保持不变。

篇6：数字逻辑电路学习总结

学

号：

、姓

名：

学

院：

专

业：

数字逻辑电路学习总结

经过一学期的学习，我对数字逻辑电路这门课程总结如下： 一：数字逻辑电路绪论及基础

1．数字信号与模拟信号的区别（数值和时间的连续性与不连续性）2．数字电路特点:电路结构简单，便于集成化；工作可靠，抗干扰能力强；信息便于长期保存和加密；产品系列全，通用性强，成本低；可进行数字运算和逻辑运算。

3．数制转换（二进制、八进制、十六进制、8421BCD码）

十～二：右→左，每三位构成一位八进制，不够补0

二～八：右←左，每一位构成三位二进制

八～二：右→左，每四位构成一位十六进制，不够补0

十六～二：右 →左，每一位构成一位二进制

十～8421BCD：每一位组成8421BCD码 4．二进制运算（0+0=0，0+1=1，1+1=1 0）

5．基本逻辑门（与门、或门、非门、与非门、或非门、异或、同或）

与门：F=ABC

或门：F=A+B+C

非门：F|

与非门：（AB）| 或非门：F=（A+B）| 异或门：F=A|B+AB|=A（+）B 同或门：F=AB+A|B|=A（*）B 6．逻辑代数基本公式及定理

7．最大项与最小项（为互补关系）8．逻辑函数化简（代数法和卡诺图法）卡诺图包围圈尽量大，个数尽量小，要全部包围，包含2^n个方格

二：组合逻辑电路

1.组合逻辑电路的分析与设计

任一时刻的输出只取决于同一时刻输入状态的组合，而与电路原有的状态无关的电路

分析：写出表达式，列出真值表，根据化简函数式说明逻辑功能 设计：列出真值表，写出逻辑函数，化简，画逻辑图 2.半加器与全加器的区别（考虑是否进位）

3.编码器（二～十进制编码器P120、优先编码器P134）8-3优先编码器

10-4优先译码器

4.译码器（二进制编码器P140、二至十进制译码器P143）3-8译码器

5.数据选择器

4选1数据选择器 8选1数据选择权

三：触发器

1.触发器 逻辑功能可分：

RS触发器 D触发器 JK触发器 T触发器 T’触发器 触发方式可分：

电平触发器 边沿触发器 主从触发器 电路结构可分：

基本RS触发器 同步触发器 维持阻塞触发器 主从触发器 边沿触发器 2.触发器的转换

公式法和图形法（了解触发器的逻辑符号，对比表达式的特性，画出逻辑图）

说明：真值表

表达式

约束条件

CP脉冲有效区

实现的功能

各触发器的转换波形图的画法 四：时序逻辑电路

1.同步时序逻辑电路的分析与设计

分析：确定电路组成→写出输出函数和激励函数的表达式→电路的次态方程→作状态表和状态图→做出波形图→功能描述→检查电路是否能自启动

设计：确定输入、输出及电路状态来写出原始状态表和原始状态图化简原始状态表（可用卡诺图化简）→进行状态赋值（写出真值表）→选择触发器

2.异步时序逻辑电路分析

写出激励函数表达式→写出电路的次态方程组→作状态表→做时序图，说明电路功能

3.计数器

同步计数器：同CP

异步计数器：不同CP 写出时序方程、输出方程、驱动方程→次态方程→状态计算，列出状态表→画出状态图

功能描述：其实数字电路在我们生活中有很大的作用，在人们的日常生活中，常用的计算机，电视机，音响系统，视频记录设备，长途电话等电子设备或电子系统，无不采用数字电路或数字系统数字电子技术的应用。关于数制和码制学习，主要涉及进制之间的变换，转换等。当然也强调了二进制的各种运算，以及源码反码补码运用等。几种常用的编码，我们主要学的是BCD码，还有余3码。

如果说关于数制和码制学习还看不出和数字电路有何关系，接下来的逻辑代数基础这章更加靠近我们之后的数字电路学习了，对于数制仅仅只是工具。各种真值表，门电路，逻辑方程等等都全面。本章也有很多需要去记忆的公式定理，比方说基本公式，常用公式以及逻辑代数的基本定理等等。

逻辑函数的表示方法有这几种：

1、逻辑真值表

2、逻辑函数式

3、逻辑图

4、波形图，这些表示方法之间是可以互相转换的。

逻辑函数的两种标准形式，最小项和最大项，我们用最小项用的是最多。由于随着课程学习的深入我们遇到的逻辑函数表达式越来越复杂，自然需要化简来实现公式的简化，电路的简化，于是我们学习到了卡诺图化简法，用卡诺图化简法大大提高了我们化简的效率和准确率。

在一些实际电路中我们并不需要一些变量，这些变量或许会影响我的结果或者也不影响，这些变量统称为无关项，在函数表达式中我们称之为约束项和任意项。对于无关变量的作用，通常用于化简以及之后的消除竞争——冒险现象等。

我们有了逻辑代数这一直接数字电路基础，之后的组合逻辑电路和时序逻辑电路的分析和设计，便更加明确和逻辑。

组合逻辑电路学习我们才真正意义上开始接触逻辑电路。组合逻辑电路的逻辑功能是任意时刻的输出仅仅决定于该时刻的输入；电路结构则是不含有记忆器件。逻辑功能的描述和之前学习表示方法一致，真值表，逻辑方程，逻辑图和波形图。对于组合逻辑电路分析方法则是：①逐条写出电路输入到输出的逻辑函数式；②用公式化简法和卡诺图化简法让函数式化简；③为了更加直观可以转换为真值表形式；④最后分析结果。组合逻辑的设计方法步骤：先逻辑抽象，再写逻辑函数式，然后选择器件类型，转化适当形式。

主要的基本组合逻辑电路不多，比如：普通编码器，优化编码器，译码器，显示译码器，数据选择器，加法器（全加器，半加器，一位加法器，多位加法器，多元加法器，超前进位加法器），数值比较器等等。这些都是我们很常用而且很基本的组合逻辑电路。