数字电子钟逻辑电路设计总结报告

数字电子钟逻辑电路设计总结报告（精选8篇）

篇1：数字电子钟逻辑电路设计总结报告

《数字逻辑课程设计》

姓名: 宋国正 班级：计142 学号：149074056

2016年9月25日

一、设计任务要求

数字时钟是由振荡器、分频器、计秒电路、计分电路、计时电路组成。计时采用24h和12h两种。当接通电源或数字钟走时出现误差，都需要对数字钟作时、分、秒时间校正。本次设计的具体要求如下：

1、显示时、分、秒的十进制显示，采用24小时制。

2、校时功能。

3、整点报时。

二、设计思路

1、数字钟的组成原理图

数字式电子钟实际上是一个对标准1Hz 进行计数的计数电路!秒计数器满60 后向分计数器进位，分计数器满60 后向时计数器进位, 时计数器按24翻1 规律计数, 计数输出经译码器送LED 显示器,由于计数的起始时间不可能与标准时间一致,故需要在电路上加上一个校时电路。

同时标准的1Hz时间信号必须做到准确、稳定，通常使用石英晶体振荡器电

路构成。

时显示器

分显示器 秒显示器

时译码器

分译码器

秒译码器

时计数器

时计数器 时计数器

校时电路

振荡器

分频器

2、数字钟设计方案

为完成上述功能，可以把数字钟系统划分为三部分：时针源（即标准秒钟的产生电路）主体电路，扩展电路。主体电路EDA 设计又可划分为计时电路、校时电路、译码显示电路3部分。

3、底层电路设计

时针源——晶体振荡器电路给数字式电子钟提供一个频率稳定、准确的32768Hz的方波信号,将32768Hz的高频方波信号经32768次分频后得到1Hz 的方波信号供秒计数器进行计数,实现该分频功能的计数器相当于15 级二进制计数器。

计时电路——时间计数器电路由秒个位、秒十位计数器，分个位、分十位计数及时个位、时十位计数电路构成。其中，秒个位和秒十位计数器，分个位和分十位计数为六十进制计数器，而根据设计要求时个位和时十位构成的为二十四进制计数器，时间计数单元共有：时计数，分计数和秒计数3部分，根据设计要求时计数单元为一个二十四进制计数器，共输出为两位8421BCD码形式；分计数和秒计数单元为六十进制计数器!共输出也为两位8421BCD码。图1和图2 分别给出了60进制计数器和24进制逻辑图。

图

一、60进制计数器

图

二、24进制计数器

校时电路——当刚接通电源或走时出现误差时都需要对时间进行校正。对时间的校正是通过截断正常的计数通路，而用频率较高的方波信号加到其需要校正的计数单元的输入端!这样可以很快使校正的时间调整到标准时间的数值，这时再将选择开关打向正常时就可以准确走时了。如图3所示为时、分、秒校时的校时电路。在校时电路中，其实现方法是采用计数脉冲和计数使能来实现校时的。

译 码 显 示 电 路——为了将计数器输出的8421BCD码显示出来，须用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，这种译码器通常称为七段译码显示驱动器电路，本设计可选器件7447为译码驱动电路。译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

4、数字钟顶层电路设计

首先按前面的设计方案进行低层模块的设计与编辑仿真，正确无误后，即可将设计的低层模块转化为与之相对应的元件符号，而后我们就可以用这些元件符号来设计数字钟的顶层原理图，如图4所示。本设计中要仿真的对象为数字钟，须设定一个1Hz的输入时钟信号和一个校时脉冲SET,模拟的设置开关信号MODE的波形,为了能够看到合适的仿真结果,假定网络时间(Girl Size)为10.0ns，总模

拟的时间（END TIME）为3ms。

三、软件仿真 1、60进制计数器的仿真结果如下：

60进制计数器仿真波形图 2、24进制计数器仿真结果如下：

24进制计数器仿真波形图

3、数字钟的顶层电路仿真结果如下：

数字钟的顶层电路波形仿真图

四、讨论

数字时钟基于MAX+ plus II设计, 经过软件仿真并下载到硬件(电子EDA 10

实验开发系统)实现, 结果表明本设计是合理可行的,但是感觉很繁琐，是不是可以考虑一种过程简单一点的呢？通过查阅大量资料发现是可以的。其另一种设计思想及方法是以语言描述为主, 原理图设计相结合。但是使用过多可能会导致编译失败。所以在设计的过程中，如何取舍是一个难题，本人认为对于我这样基础不是很扎实的，采用前者是比较合理的。

五、参考文献

（1）张辉宜，数字逻辑 中国科学技术大学出版社

（2）廖裕评，陆瑞强,CPLD数字电路设计__使用 MAX+Plus II[M],北京:清华大学出版社

六、心得体会

我学到了很多东西，掌握了数字逻辑的各种设计方法

篇2：数字电子钟逻辑电路设计总结报告

第次实验：

姓名：

学号：

级系班

邮箱：

时间：

正文（由下面八项内容评定每次实验报告成绩）

一、实验目的本次实验预期要学习到的知识、方法等

二、实验原理（背景知识）

本次实验需要的理论知识背景、实验环境和工具等前期准备知识，预习时完成的引导性实验内容一般在此有所体现。

三、实验器材/环境

本次实验中使用的硬件器材和软件环境

四、实验设计思路（验收实验）

验收实验的设计流程图/卡诺图/真值表/代码等或其他

五、实验过程（验收实验的过程）

充分截图，详细说明实验过程步骤等

六、实验结果

简单介绍本次实验完成的工作，学到的知识等。

七、实验中遇到的问题及解决方案

请将已经解决的问题写在这里，没有解决的问题也可以保留在这里，但是可能不能立即得到回答，没有得到回答的问题请在下一次课时向老师和助教当面提问。

八、实验的启示/意见和建议

1对本课程或本次实验的意见建议等，如：实验内容难度，实验时间安排，如何提高实验效果等。

2对本次实验内容你有没有让同学更有兴趣的建议，或者如何才能让你对本次实验更有兴趣？

3你有好的与本次实验有关的实验内容建议吗？比如在日常的学习和生活中遇到的，可以转换为实验的内容？

我们将非常感谢你给我们提出意见和建议，这将使我们的课程更加生动有效。

附：本次实验你总共用了多长时间？包括预习时间、和课堂完成时间。（请大家如实统计，时间长短不影响本次实验的成绩。这个主要用于统计大家的工作时间，粗略确定实验的难度，为我们以后的实验设计提供参考。）

篇3：数字电子钟逻辑电路设计总结报告

1 问题所在

在课程方面的问题集中表现为:传统教材内容落后, 新知识不能充分体现;课程模式未能摆脱以学科为中心, 教师为中心的传统模式;教学过程传统单一, 学生自主学习能力不够;理论教学偏多, 学生积极主动参与能力不高;实践技能训练没有受到足够的重视, 实践性教学比例明显偏低;教学方式方法僵化, 不能充分运用现代教学手段;考核机制与岗位脱节, 不能充分发挥其引导作用;课程研究水平不高, 课程教学与就业需求结合程度不够。

2 应对方法

2.1 调整教学内容, 制定适合本专业的教学大纲。

数字电子技术与逻辑设计主要介绍逻辑代数基础和逻辑电路的分析与设计方法。随着大规模超大规模集成电路的迅速发展, 传统教学中的的中小规模电路被逐渐取代, 所以本门课程改革的第一个内容就是向学生们讲授更适用、更具有发展前途的新型技术和新知识, 使学生们接触信息的前沿, 从而适应飞快发展的技术要求。对于教学内容的改革, 我们采取了重新编制教学大纲, 删除陈旧知识点, 压缩传统教学内容, 增加反映新科技的内容等方法。具体体现如下:

2.1.1 比如移位型计数器的相关知识在授课过程中可以直接删除;

功能类似的电路不必面面俱到, 可以用一个典型的电路代表, 比如分立元件门电路, 我们只涉及对后续章节有用的基本工作原理, 关于它的外特性及一些相关参数不再介绍, 还有逻辑函数的化简这部分可以适当进行精简, 对于触发器一章, 着重突出它的逻辑功能和动作特点, 具体电路就不详细分析。脉冲电路一章, 由于555定时器构成的脉冲电路灵活适用, 所以把重点放在它的介绍和应用上。数模和模数转换一章, 因为数模转换器种类多, 选择其中的几个作为代表, 重点强调的是电路的分析方法。

2.1.2 加强在应用上越来越占主导地位的教学内容, 比如PLD

器件的原理和应用, 加强反映数字电子技术新成果和数字设计新方法的教学内容等。

为了提高学生动手实践能力, 我们选择了一些简单的实用系统来提高学生学习的积极性。在设计题目的选择上, 我们尽量选择那些和实际生活、和学生专业特点紧密结合, 同时还要和所学理论知识相结合的题目, 以便提高学生对基础知识的理解和专业知识的认识。

2.2 把专业教学和能力培养相结合, 以能力为本位, 深化课程改革。

高职学生的职业能力, 包括专业能力、方法能力和社会能力, 而能力的培养, 在教学过程中不能够单独培养, 而是交叉进行的, 具体方法如下:

2.2.1 建设多维教学资源。

这些资源应包括融教学方法、经典内容与“四新”内容有机结合的模块式的主教材、项目式的实践教材、形式多样的学习指导, 可供教师选择的案例库、素材库、教师手册和多媒体课件等。

2.2.2 创新教学方法和手段。

在教学过程中, 对不同课程类型采用不同教学方法组合和教学手段组合。对目标单一的知识传授和技能培训, 可以采用以下教学方法: (1) 适合个体化教学辅导的谈话教学法。谈话教学不同于日常谈话, 它有明确的学习目标, 且信息传递是双向的; (2) 经典的程序化技能培训采用四阶段教学法 (准备、教师示范、学生模仿、练习总结) ; (3) 六阶段教学法 (激励、遭遇困难、寻找解决问题的方法、试验、记忆与掌握、运用) 。对综合能力的培养, 我们采用项目教学法。

在数字电子技术与逻辑设计课程的教学方法改革中, 我们摒弃了手把手教的教学方法, 减少教师的指导环节, 充分发挥学生的主观能动性。我们把器材全部发给学生, 让他们自己学着辨别。由于数字电路种类繁多, 但是分析设计方法却相似, 所以在理论讲解过程中, 我们采取突出基本理论和基本方法, 在讲解电路的时候以点带面, 举一反三, 这样可以提高学生自主学习的积极性。

2.2.3 改革考核方式方法。

在考核方式、方法的选择上, 根据本课程的特点, 采用灵活、多样的考核方法, 比如闭卷、操作、报告与答辩等, 评价主体既有他评, 又有学生的自评和互评。最终构成“以学生为本”的考核与评价新模式, 即形成性评价与终结性评价相结合, 理论与实践相结合, 学生自评、互评相结合。

3 教师在教学环节中应做到以下几点

首先, 通过和学生沟通, 建立良好的师生关系和教学关系。在教学过程中, 我们要处理好传授知识与培养能力的关系, 注重培养学生的独立性和自主性, 引导学生质疑、调查、探究, 在实践中学习, 使学习成为在教师指导下主动的、富有个性的过程。关注个体差异, 创设能引导学生主动参与的教育环境, 激发学生的学习积极性, 培养学生掌握和运用知识的态度和能力, 使每个学生都得到充分的发展。

其次, 在教学过程中做到课堂上教, 同时通过实训和实验让学生做中学, 真正做到教、学、做一体化, 用任务驱动、项目导向的方法来调动学生的学习积极性, 让学生真正能学用所成学有所用。

参考文献

[1]教高[2006]16号文件.

篇4：《数字逻辑电路》教材改革浅析

一、压缩了传统内容,增加了新知识

劳动版《数字逻辑电路》第三版(以后简称三版教材)有8章,153页,包含18个实验。第1章删除了学生难以理解的RC瞬态过程,这个内容包括电容的充电和放电,时间常数与瞬态过程快慢的关系,积分电路、微分电路、引导电路等一度作为重点来介绍,虽然很重要,但也是难点,学生不易掌握,造成了课程刚开始学生就产生畏难心理,不利于后续章节的教学,删去这部分内容后,减小了教学难度,知识结构衔接更加合理,可以说为学生扫除了一个学习的障碍。在介绍逻辑门电路时,侧重集成TTL、集成MOS门电路,把分立MOS门电路略去,增加了门电路的应用,既压缩了篇幅,又拓宽了知识面。在讲解组合逻辑电路时,突出了组合逻辑电路的分析和设计,增加了新知识——只读存储器(ROM),这是数字电路的存储单元,是数字系统的重要组成部分,把组合逻辑电路的竞争冒险单独作为一节来讲,解决了学生在设计组合逻辑电路时,因为化简逻辑函数而导致的逻辑错误问题,而用数据选择器实现逻辑函数以及用译码器构成数据分配器,对开阔学生视野很有帮助。在介绍触发器时,沿着触发方式这个主线,不在按TTL和MOS来分别叙述,把主从RS和主从JK放在一节,删除了六门触发器,而强调了触发器的分类和转换,这部分内容改进较多,把知识点重新整合,既增加了内容,又减少了篇幅,为学生学习触发器的应用提供了方便,又便于老师教学,可以说是三版教材的一大亮点。对于时序逻辑电路的改进主要体现在设计方面,过去不讲时序逻辑电路的设计,增添这个部分,虽然起到了拓宽知识面的作用,但是对技校学生来说,设计起来还是比较困难,笔者在教学中,把它作为选学内容处理,只有个别学生对时序逻辑电路设计感兴趣,提出相应的问题。数模和模数转换是沟通模拟电路和数字电路的桥梁,通常称为接口电路,在数字系统中应用日益广泛,三版教材对这个新内容单独在第7章进行了详细的分析,解决了模拟信号的数字化和数字信号模拟化问题,为数字电路处理模拟信号提供了依据。最后又专门新增加第8章来介绍数字集成电路的应用,分析了数字系统的组成,探讨了交通信号灯控制电路和数字式测速仪的设计、组装、与调试两个实例,为提高学生的动手能力和想象空间打下了坚实的基础。

二、突出了实训

三版教材一个突出的特点就是大量增加了实验内容,从二版的7个实验增加到18个,通过实验,学生可以很好地巩固所学的理论知识,开阔视野,发现问题,探索解决的办法,真正做到理论和实践相结合。在带领学生实验实训的过程中,笔者主要是启发学生扩大知识面,要求学生自己动手,从理论出发,结合具体电路,引导学生更全面地理解数字电路的内涵,独立完成数字电路的设计、安装与调试,并能够分析可能出现的各种问题。从数字实验仪器的使用,到各种门电路的特性测试,用不同的门电路实现逻辑功能,设计与调试数字电路,各种组合逻辑电路的结构和应用,时序逻辑电路的应用与调试,再到A/D和D/A转换实验、数字电路的综合应用等,学生们产生了强烈的求知欲望和探究心理,上实验课的积极性空前高涨。有时是单个实验,有时是一个知识模块作为一个课题,突出了技工教育强调实际工作能力的特点,理论紧密联系实际,符合学生的认知规律,通过实例,让学生学会实验仪器的使用,用数字电路器件构成简单的数字系统,最后设计制作出一个复杂的实用型数字系统,使学生全面掌握该课程的学习规律,并着重培养学生的自学能力,为今后继续学习打下良好的基础。

三版教材配套的《数字逻辑电路第三版习题册》精选了大量的习题,题型丰富,难易适度,为学生学习和教师授课提供了方便,但也有个别习题逻辑不够严密,如第1章第2节第三大题第六小题,把下列码转换为十进制数第一题,(111 0100)8421BCD =( )10,笔者认为,少了一个0,应为(0111 0100)8421BCD =()10。希望电子类教材改革的步伐不断加快,推动职业技术教育全面快速发展。

篇5：课程设计_数字电子钟设计报告

数字电子钟设计报告

目 录

1．实验目的………………………………………………………………………2 2．实验题目描述和要求 …………………………………………………………2 3．设计报告内容…………………………………………………………………2 3.1实验名称………………………………………………………………………2 3.2实验目的………………………………………………………………………2 3.3实验器材及主要器件…………………………………………………………2 3.4数字电子钟基本原理…………………………………………………………3 3.5数字电子钟单元电路设计、参数计算和器件选择…………………………3-8 3.6数字电子钟电路图……………………………………………………………9 3.7数字电子钟的组装与调试……………………………………………………9 4．实验结论………………………………………………………………………9 5．实验心得………………………………………………………………………10

参考文献 …………………………………………………………………………10

数字电子钟设计报告

一 简述

数字电子钟是一种用数字显示秒，分，时，日的计时装置，与传统的机械相比，它具有走时准确，显示直观，无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站，码头，机场等公共场所的大型数显电子钟。

数字电子钟的电路组成框图如图所示

由图可见，数字电子钟有以下几部分构成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒，分计数器及24进制计时计数器；以及秒分时的译码显示部分等。

1．实验目的

※掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

※进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； ※提高电路布局﹑布线及检查和排除故障的能力； ※培养书写综合实验报告的能力。

2．实验题目描述和要求

（1）设计一个有“时”、“分”、“秒”（24小时59分59秒）显示，且有校时功能的电子钟； 数字电子钟设计报告

（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；（3）画出框图和逻辑电路图，写出设计、实验总结报告；

（4）选做：整点报时。在59分51秒、53秒、55秒、57秒输出500Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz音频结束时刻为整点。3．设计报告内容 3.1实验名称 数字电子钟 3.2实验目的

·掌握数字电子钟的设计、组装与调试方法； ·熟悉集成电路的使用方法。3.3实验器材及主要器件（1）cc40192（6片）（2）cc4011（6片）（3）74LS2O（2片）（4）共阴七段显示器（6片）（5）电阻、电容、导线等（若干）

数字电子钟设计报告

3.4数字电子钟基本原理

数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。

图

3-4

3.5数字电子钟单元电路设计、参数计算和器件选择

（一）计数器

秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。（1）六十进制计数

由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片cc40192和一片cc4011组成六十进制计数器，来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3-4-3-1所示。数字电子钟设计报告

图3-4-3-1所示（60进制计数构造）

（2）二十四进制计数

“12翻1”小时计数器是按照“01——02——03——„„——22——23——00——01——02——„„”规律计数的，这与日常生活中的计时规律相同。在此实验中，它是由两片cc40192和一片cc4011构造成的同步二十四计数器，利用异步清零端实现起从23——00的翻转，其中“24”为过渡状态不显示。其中，“时”十位是3进制，“时”个位是十进制。如图3-4-3-2所示.5 数字电子钟设计报告

如图3-4-3-2所示.（二）显示器

本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。

（三）校时电路

当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我在原本接校时脉冲的端口接到了实验装置的“单次脉冲”端口，这样既时限内了防抖动，又可以利用手动操作来完成校时。

数字电子钟设计报告

校时电路图

（四）整点报时电路

数字钟整点报时是最基本的功能之一。实验要求的是在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响5次，前4次为低音500Hz，最后一声为高音1000Hz。整点报时电路如图6所示。

整点报时电路主要由控制门电路和音响电路两部分组成。

1、控制门电路部分：

由11个与非门组成。图中与非门的输入信号Q4、Q3、Q2、Q1、分别表示“分十位”、“分个位”、“秒十位”、“秒个位”的状态，下标中的D、C、B、A分别表示组成计数器的四个触发器的状态。

由上图可以看出： Y1=QC4*QA4*QD3*QA3 Y2=Y1*QC2*QA 2

（即QC4QA4=101）、分个位为9（即QD3QA3=1001）、秒十 以上二式表示当分十位为5位为5（即QC2QA2=101）时，即59分50秒时发出控制信号。

根据设计要求，数字钟电路要求在59分51秒、53秒、55秒、59秒时各鸣叫一次。

当计数器达到59分50秒时，分、秒计数器的状态为：

QD4QC4QB4QA4=0101（分十位）QD3QC3QB3QA3=1001（分个位）QD2QC2QB2QA2=0101（秒十位）QD1QC1QB1QA1=0000（秒个位）

前四声计数器状态发生在59分51秒至59分58秒之间。因此，只有秒个位的状态发生变化，而其他计数器的状态无需变化，所以可保持不变。数字电子钟设计报告

此时 QC4=QA4=QD3=QA3=QC2=QA2=1不变，将它们相与即得Y2。

而51秒、53秒、55秒、57，59秒时的秒计数器个位状态分别为

QD1QC1QB1QA1=0001（51秒）QD1QC1QB1QA1=0011（53秒）QD1QC1QB1QA1=0101（55秒）QD1QC1QB1QA1=0111（57秒）

并根据需要，前四声为低，则接如500Hz的脉冲信号。最后一声的各计数器状态分别如下：

QD4QC4QB4QA4=0000（分十位）QD3QC3QB3QA3=0000（分个位）QD2QC2QB2QA2=0000（秒十位）QD1QC1QB1QA1=0000（秒个位）

即只须将分进位信号和1KHz的脉冲信号接入即可。如图4-2-4所示

如图4-2-4所示（图中报警器用指示灯来表示）

数字电子钟设计报告

3.6数字电子钟电路图

3.7数字电子钟的组装与调试

由图中所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。

级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。通常用几十微法的大电容与0.01μF的小电容相并联。4.实验结论

通过运用数字集成电路设计的24小时制的数字电子时钟，经过试验，成功实现了一下基本功能：

1.能准确计时，以数字形式显示时、分、秒的时间。

2.能实现整点报时的功能，并分别在51秒、53秒、55秒、57秒、59秒实现了“四短一长”的报时效果。

3.能定时控制，且能惊醒校正时间（通过开关调时、分）。数字电子钟设计报告.实验心得

通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解，而且更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。

另外，我还渐渐熟悉了mutisim这个仿真软件的各个功能，让我体会到了期中的乐趣，还在电脑制作文档的过程中，使我对办公软件有了更进一步的了解和掌握。

参考文献

1.现代数字电路与逻辑设计 清华大学出版社 北京交通大学出版社.2.模拟电子技术（修订版）清华大学出版社 北京交通大学出版社 3.模拟电子技术教程 电子工业出版社

篇6：数字电子钟逻辑电路设计总结报告

一． 设计目的„„„„„„„„„„„„„„„

二． 实现功能„„„„„„„„„„„„„„„

三． 制作过程„„„„„„„„„„„„„„„

四． 原理框图„„„„„„„„„„„„„„„

4.1 数字钟构成„„„„„„„„„„„„„„„

34.2设计脉冲源„„„„„„„„„„„„„„„

44.3 设计整形电路„„„„„„„„„„„„„„

4.4 设计分频器„„„„„„„„„„„„„„„

4.5 实际计数器„„„„„„„„„„„„„„„

64.6 译码/驱动器电路的设计„„„„„„„„„„„ 7

4.7 校时电路„„„„„„„„„„„„„„„„ 8

4.8 整点报时电路„„„„„„„„„„„„„„

4.9 绘制总体电路图„„„„„„„„„„„„„

五． 具体实现„„„„„„„„„„„„„„„

5.1电路的选择„„„„„„„„„„„„„„„

5.2集成电路的基本功能„„„„„„„„„„„„ 10

5.3 电路原理„„„„„„„„„„„„„„„„

六． 感想与收获„„„„„„„„„„„„„„„ 12 七． 附

录 „„„„„„„„„„„„„„„ 数字电子技术课程设计报告

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。

石英数字钟，具有电路简洁，代表性好，实用性强等优点，在数字钟的制作中，我们采用了传统的PCMS大规模集成电路为核心，配上LED发光显示屏，用石英晶体做稳频元件，准确又方便。

二、实现功能

① 时间以12小时为一个周期； ② 显示时、分、秒；

③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； ⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

三、制作过程

1.确立电子数字计时器的制作思路

要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1HZ的“秒脉冲”信号。经过分频器输出的秒脉冲信号到计数器 中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，这就需要分别设计60进制，24进制，（或12进制的计时器，并发出驱动AM；PM的标志信号）。各计数器输出的信号经译码器/驱动器送到数字显示器对应的笔划段，使得 “时”、“分”、“秒”得以数字显示。

任何数字计时器都有误，因此应考虑校准时间电路，校时电路一般采用自动快调和手动调整，“自动快调”是利用分频器输出的不同频率脉冲使得显示时间自动迅速的得到调整。“手动调整” 是利用手动的节拍调整显示时间。

2.查阅资料绘出各部分的电路图(详见原理框图)

数字计时器的设计方法：（1）设计脉冲源（2）设计整形电路（3）设计分频器（4）设计计数器（5）译码器/驱动器（6）设计校时电路

3.按所设计的电路去选择、测试好元器件、并装配成为产品

4.准备设计论文答辩

四、原理框图

1．数字钟的构成

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

数字钟组成框图

2．设计脉冲源

自激式振荡电路有：自激多谐振荡器，激间歇振荡器这次我们选择晶体振荡器原因如下: 由于通常要求数字钟的脉冲源的频率要十分稳定、准确度高，因此要采用石英晶体振荡器，其他的多谐振荡器难以满足要求。石英晶体不但频率特性稳定，而且品质因数很高，有极好的选频特性。晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。石英晶体振荡器的频率取决于石英晶体的固有频率，与外电路的电阻电容的参数无关一般情况下，晶振频率越高，准确度越高，但所用的分频级数越多，耗电量就越大，成本就越高，在选择晶体时应综合考虑。

一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

（a）CMOS 晶体振荡器（仿真电路）

3．设计整形电路

由于晶体振荡器输出的脉冲是正弦波或是不规则的矩形波，因此必须经整形电路整形。我们已学过的脉冲整形电路有以下几种：削波器、门电路、单稳态电路、双稳态电路、施密特触发器等。通过查阅资料主要使用施密特触发器：

门电路组成的整形电路

4.设计分频器

分频器 —— 能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完 成。由于一个触发器就是一个二分频器，N个触发器就是 2N个分频器。如果用计数器作分频器，就要按进制数进行分频。例如十进制计数器就是十分频器，M进制计数器就为M分频器。若我们从市场上购买到石英晶体振荡器其频率为32768HZ，要想用该振荡器得到一个频率为1HZ的秒脉冲信号，就需要用分频器进行分频，分频器的个数为2N =32768HZ，N =15 即有15个分频器。这样就将一个频率为23768HZ的振荡信号降低为1HZ的计时信号，这样就满足了计时规律的需求：60秒=1分钟，60分=1小时，24小时=1天。

5．设计计数器

计数器的设计，以触发器为单元电路，根据进制按有权码或无权码来编码，采用有条件反馈原理来构成。当 “小时” 的十位为2；个位为3时，只要个位数

“分”

有进位时，就应使十位的“小时 ”的位数归零，因此24小时进制计数器要采用有条件反馈的设计。（12进制计数器也同理）；但应在归零的同时发出驱动AM（上午）、PM（下午）标志的信号。

按规律,一般设计计数器的方法

秒部分：个位选用模10计数器；十位选用模6计数器 分部分：个位选用模10计数器；十位选用模6计数器 小时部分：模12计数器；或模24计数器 6.译码/驱动器电路的设计

在数字系统中常常需要将测量或处理的结果直接显示成十进制数字。为此，首先将以BCD码表示的结果送到译码器电路进行译码，用它的输出去驱动显示器件，由于显示器件的工作方式不同，对译码器的要求也就不同，译码器的电路也不同。数字显示的器件的种类：荧光管、辉光管、发光二极管、液晶显示屏等.译码器电路：此次我们选择的是LED共阳极发光二极管显示器 显示电路如下： 原理图

7．校时电路

校时电路是计时器中不可少的一部分因为当即时间与计时器时间不一致时，就需要校时电路予以校正。校时电路有两种方案：第一、校时用的脉冲可选用频率较高的不等的几种脉冲，从计数器的总输入端（秒计数器的第一级输入端）送入。

第二、校时用的脉冲，分别将秒脉冲送到“计小时”的计数器的输入端，“计分”的计数器输入端，但校时、校分时，应将原计数回路关闭或断开。校秒时可采用关闭或断开秒计数器的脉冲信号输入端使其停止计时 8．整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。

实现方式：

说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U1VCC15VVCC2345VIO3分计数器个位的QD和QAX18IO456114V_0.5WIO512秒计数器十位的QC和QA74HC30DIO6数字钟设计－整点报时电路部分 9.绘制总体电路图

五：具体实现

1、电路的选择：

我们采用了传统的PCMS大规模集成电路为核心，配上LED发光显示屏，用石英晶体作为稳频元件，准确又方便。

数字钟专用集成块如下：

a.译码/驱动电路：LM8361，M8560，LM8569，TMS3450NL，MM5457，MM5462集成电路，因为它在所有型号中静态功耗最低。其管脚图见图（12）

b.分频器:我们采用了CD4060。

c.反相器: 我们选用了CD4069（内含有六个反相器）。

2、集成电路的基本功能

（1）CD4060：它是一个十四级二分频器，它所产生的信号频率为30720HZ，经九级两二分频后，得到一个60HZ的脉冲信号，见图。

（2）CD4069反相器: F1—F6六个反相器，通过外接电路去控制各电路的工作状态，管脚见图：

（3）MM5462: 它是集译码/驱动电路为一体，它是60HZ时基24小时专用集成电路。1-4，6-12，22十三个端子是显示笔划输出的，1脚是四个笔划，其余每脚输出二个笔划，16脚为正电源，5脚为负电源，20脚睡眠输出是直流信号，由17脚动和关闭，由13脚调整至需要值，最大值59分钟倒计时。17脚是内部振荡器RC输入端，该振荡信号一是作为外部时基的备用，二是13闹输出的信号源。在我们选用的这套套件没有用20脚的睡眠功能。19脚为时基信号输入脚。14、15、18脚是操作控制端，若接高低电平各有不同的功能。值得注意的是所有的输出端均为低电平有效。

、3、电路原理：（见图原理方框图）

CD4060 CD4069 变压器将交流220V电压，变为双7.5V交流低电压，经全波整流后路经D

411 供显示屏驱动电路，而另一路经滤波后供主电路。由于时钟需要脉冲源，我们选用了JT，R1，C3和CD4060内部的两个反相器组成的晶体振荡器，目的是为了提脉冲源的稳定度，而脉冲源产生的波形不是规则的矩形波，因此，需经整形器整形后，送到下一级，由于脉冲信号源的频率较高，经CD4060九级分频及计数后变换低频脉冲信号。由13脚得到60HZ的脉冲信号一路送入MM5461的19脚，另一路去控制由F4，Q2，Q3组成的显示屏驱动电路。由于F4的倒相作用，使Q2，Q3和时基信号交替导通，形成间歇点亮显示屏，使它工作在正常状态。

当60HZ的信号从MM5461的19脚进入后，由控制电路各部分电路的正常工作经译码与驱动电路去控制显示屏各个应亮的端。

F1，F2，F3，R2，R8，C5，K1组成了一个“电子自锁式开关”，每控一次K1，F2的输出状态会改变，一路去控制MM5461的18脚，另一路去驱动显示屏右下点的发光二极管以指示该功能的工作状态。“亮”表示“闹钟时间已设置”，“灭”表示“闹设置取消”。

R7，Q1，FMQ组成闹输出放大电路，控制信号由MM5461的13脚输出。当响闹时，按下K5可使闹暂停并延时九分钟再闹，还可多次使用报时延时，响闹总时长59分钟。

由于MM5461无秒信号输出，故用F5，F6，R3，R4，C4组成秒信号发生器，经Q4去驱动显示屏中间的“冒号”闪动。电路中各开关的功能：

K1：闹钟时间的设置开关。K1+K5快调闹时间的设置。K1+K4慢调闹时间的设置

K2：时间的设置开关。K2+K5 快调时间的设置

K2+K4慢调时间的设置。K3：闹钟时间显示开关。单击K3可显示事先所设置的报时的时间 K4：慢调时间开关

K5：快调时间开关/暂停/显示

电路中，R10（1K）的作用，是防止开关操作工作时，正负电源短路。R13，R27，R9为限流电阻，它们决定显示亮度。

六：感想与收获

这次的比赛是我们三个人一起参加的，在比赛前的一段时间里，我们三个人的收获很大，具体有三点：（1）有利于我们学习能力的提高。这里所说的学习能力包括获取资料的能力、理解前人思路的能力、系统设计能力、动手能力、分析排除故障能力、表达能力等很多方面，而这段时间的经历，我们提高都很大。

（2）有利于我们团队精神的培养。在课堂之外实际的工作中，我们三人一般都要合作共同完成某一项目，这就非常需要团队精神，而这一点在课堂常规教学中得到的锻炼是很有限的。三个人必须互相信任、互相配合、分工合作，在顺境时小组成员要相互提醒保持冷静，逆境时要相互鼓励共度难关，出现问题时不能相互埋，这些与课堂教学强调独立性是有明显区别的。

（3）有利于我们各种能力的锻炼。第一、不够细心比如由于粗心大意焊错了线，第二，是在学习态度上，这次培训是对我的学习态度的一次检验。我第一次体会到要作一名电子设计师，要求具备的首要素质是严谨。我们这次制作所遇到的多半问题多数都是由于我们不够严谨。第三，在做人上，我认识到，无论做什么事情，只要你足够坚强，有足够的毅力与决心，有足够的挑战困难的勇气，就没有什么办不到的。

电设赛场风云涌，各路英豪皆争雄。今朝罢去怀壮志，来届电赛再显锋！七：附录 电路原理总图：

附录

篇7：数字电子钟逻辑电路设计总结报告

设计题目：数字电子钟设计与实现

班 级： 学 号： 姓 名： 指导教师： 设计时间：

摘要

数字时钟已成为人们日常生活中必不可少的必需品，广泛于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。由于数字集成电路技术的发展采用了先进的三石英技术，使数字时钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字时钟电路芯片出售，价格便宜、使用也方便，但鉴于数字时钟电路的基本组成包含了数字电路的组成部分，因此进行数定时钟的设计是必要的。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来增养我们的综合分析和设计电路的能力。

本次设计以数字时钟为主，实现对时、分、秒数字显示的计数器计时装置，周期为24小时，显示满为23时59分59秒并具４有校时功能的数电子时钟。电路主要采用中规模的集成电路，本电路主要脉冲产生模块、校时模块、两个六十进制模块（分、秒）、一个二十四进制模块（时）和一个报时逻辑电路组成。时、分、秒再通过BCD-7段译码显示屏显示出来。

关键词：计数器

译码器 校时

目录

概述

2 课程设计任务及要求

2.1 设计任务

2.2 设计要求3 理论设计

3.1方案论证

3.2 系统设计

3.2.1 结构框图及说明

3.2.2 系统原理图及工作原理

3.3 单元电路设计

3.3.1秒脉冲电路设计

3.3.2时、分、秒计数器电路

3.3.3校时电路

3.3.4译码显示电路

3.3.5定时电路设计

4.软件仿真

4.1 仿真电路图

4.2 仿真过程

4.2 仿真结果

5.结论

6.使用仪器设备清单

7.参考文献。

8.收获、体会和建议。5 5 8 10 11 13 15 16

18191920

2.课程设计及要求

2.1设计任务

数字电子时钟是一种用数字电路技术实现“时”、“分”、“秒”计时的装置。其中，时间以24小时为一个周期；显示时、分、秒；具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；时钟具有闹钟功能；具有开机清零功能；设计所需的脉冲电路。

2.1设计要求

独立完成系统的原理设计。说明系统实现的功能，应达到技术指标，进行方案论证，确定设计方案。画出电路图，说明各部分电路的工作原理，初步选定所使用的各种器件的主要参数及型号，列出元器件明细表。系统中包含的中小规模集成电路的种类至少在六种以上。根据理论设计用multisim 7在计算机上进行仿真。验证所设计方案的正确性。

3.理论设计

3.1方案论证

数字时钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。电路由秒信号发生器、“时、分、秒”计数器、译码器、显示电路、校准电路、定时电路等组成。秒、分、时分别为60、60和24进制计数器。分、秒均为60进制，显示00—59，个位为十进制，十位为六进制；时为24进制，对于24进制来说个位为十进制，十位为三进制。用74LS161和74LS160均可实现六十进制和二十四进制计数器，再通过LED六段显示器将具体信号显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发触发器实现报时。校时电路是通过改变时计数器和分计数器的输入脉冲来实现校时功能。

3.2系统设计

3.2.1结构框图及说明

原理框图如图1所示

图1

该系统的工作原理是：

由石英晶体多谐振荡器和分频器产生1HZ标准秒脉冲。“秒电路”、“分电路”均为00—59的六十进制计数、译码、显示电路； “时电路”为00—23的二十四进制计数、译码、显示电路。校时电路分别控制对时和分的校正。

3.2.2 系统原理图及工作原理

系统具体电路连接情况如图2

GNDGNDCKCKCKCKCKCKU24ABCDEFGABCDEFGU25ABCDEFGU13ABCDEFGU15ABCDEFGU6ABCDEFGU******14474849505***109***9606162******09101112***1109***3242526***14OAOBOCODOEOFOG***14OAOBOCODOEOFOG~LT~RBI~BI/RBO~LT~RBI~BI/RBO~LT~RBI~BI/RBO~LT~RBI~BI/RBO~LT~RBI~BI/RBOABCDABCDABCDABCD7126354ABCD71263547126ABCDU1274LS48NU1474LS48N***12653547255U16B7474LS08D64756314***U3B7874LS08D16171887~LOAD~CLR***11537U21B74LS03N14***3121115QAQBQCQDQAQBQCQDQAQBQCQDRCORCORCOQAQBQCQD14***31211~LOAD~CLR~LOAD~CLR~LOAD~CLRQAQBQCQDRCOQAQBQCQDCLKCLKCLKENPENTENPENTENPENTENPENTCLKU20B2774LS08DU17AABCDABCDABCD710710710ABCD54RCO74LS160N710~LOAD~CLR~LOAD~CLR***45691234569121U274LS160NCLK15U18U1974LS160NU107374LS160NRCOU974LS160N354~LT~RBI~BI/RBOU2274LS48NU2374LS48NU574LS48NOAOBOCODOEOFOGU774LS48NOAOBOCODOEOFOGOAOBOCODOEOFOGOAOBOCODOEOFOGU174LS160NCLK2ENPENT300710VCC9VU26A9VVCC274LS21N710VCCU11BABCD34569123456U4BVCC674LS00D74LS00D09VVCC78J23J1U27ALTBAEQBAGTBB0A0B1A1765OALTBOAEQBOAGTBB2A2B3A***11574LS21D3877I2BIPOLAR_CURRENT092U28ALTBAEQBAGTB***1588Key = SpaceVCC29I1BIPOLAR_CURRENT0U34ALTBAEQBAGTBB0A0B1A1765OALTBOAEQBOAGTBB2A2B3A***115Key = Space8584U29OR***OALTBOAEQBOAGTBB0A0B1A1B2A2B3A380VCCU33ALTBAEQBAGTB***1596U32ALTBAEQBAGTB***15U31ALTBAEQBAGTB***15VCCR2100Ω04RSTDISTHRTRICON9V7485N7485N8VCCOUTU3038689765OALTBOAEQBOAGTBB0A0B1A1B2A2B3A39495765OALTBOAEQBOAGTBB0A0B1A1B2A2B3A3999798765OALTBOAEQBOAGTBB0A0B1A1B2A2B3A3LED279LED1VCCR1100Ω9V71R3100Ω7906257485N937485NVCC7485N7485NC1100nF0VCC91GND1C21nFLM555CN9VVCCVCC9VR4100Ω101C4100nF10274LS04DC3100nF10347691280ABCDVCCENPENTU35100U378VCCRSTDISTHRTRICONGND1OUT3BUZZER200 Hz 100ΩR519U36B25LM555CN0

图2

3.3单元电路设计

3.3.1秒脉冲电路设计

VCCVCCR2100Ω4RSTDISTHRTRICONGND19V8VCCOUTU30371R3100Ω79062591C1100nF0VCC9VC21nFLM555CN

图3 由555构成的多谐振荡器

电路图如图3所示，由555定时器、电容和电阻组成震荡电路，产生秒脉冲信号。它是数字电子钟的核心部分，它的精度和稳定度决定于数字中的质量。通常晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。

555定时器与RC组成的系统接通电源后，电容C1被充电，vc上升，当vc上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vc下降。当vc下降到小于1/3VCC时，触发器被复位，v0翻转为高电平。电容器C1放电结束，所需时间为： T1=0.7R2C 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vc由1/3VCC上升到2/3VCC所需的时间为：

T2=0.7（R1+R2）C

当vc上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为：1.43/（R1+2R2）C

本设计中频率可通过以上公式计算出来，f=1Hz

3.3.2时、分、秒计数器电路

一般采用10进制计数器来实现时间计数单元计数功能，要实现这一要求，可选用的中规模集成计数器较多，这里我们选择使用74LS160。

图 4 74LS160 引脚图

如果采用反馈清零方式时在计数一遍后进入重新计数时时间间隔不是一个时间脉冲而是两个，会造成计数不准，例如十进制从0000—0001—0010—„„1001—1010（此状态虽不会显示但已经出来）—0000。故现在采用反馈置数法实现，以十进制为例0000——0001——0010——„„1001 ——0000（不会出现1010状态，故很准）其接法电路如图5图6。

秒信号经秒计数器、分计数器、时计数器之后。分别得到显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。

图 5两块74LS160构成的六十进制计数器

采用置数法74LS160 的3、4、5、6引脚接地，低位的7、10、1引脚和高位1引脚接高电平，高位7、10引脚接低位15引脚。其14—11引脚接显示译码器的7、1、2、6引脚。

图6两块74LS160构成的二十四进制计数器

（1）六十进制计数器。它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。采用置数法时，当高位出现0101状态，低位为1001状态，即计到59（第60个脉冲），如图5所示六十进制计数器。

（2）二十四进制计数器。它由两块中规模集成十进制计数器74LS160构成。当高位出现0010状态，低位为0011状态，即计到第24个来自“分”计数器的进位信号时，产生反馈置数信号，如图6所示为二十四进制计数器。

3.3.3校时电路

在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。因此，应截断时分的直接计数通路，并采用正常计数信号与校时信号可以切换的电路接入其中。故我们设计了对时、分、秒各自校时的电路。设计原理是：将74ls160的两个使能端接在一起后接到单刀双掷开关的公共端，再将进位端和高电平分别接到另外两端。当开关按下时接入高电平，反之便会接到进位端。

图7 校时部分电路原理图

通过一个单刀双掷开关控制接入“时”计数电路的脉冲信号。若要校时，将校时脉冲信号引入“时”计数器，让其快速计数，在时计数器显示到需要的数字后再切掉校时信号，引入正常脉冲信号，完成校时功能。校分的原理和校时一样。

校时电路的连接情况如图8所示

图8 校时电路连接

3.3.4译码显示电路

选用器件时应当注意译码器和显示器件相互配合。一是驱动功率要足够大，二是逻辑电平要匹配秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器74LS48，在数送给各自的数码管，显示出时、分、秒的计时。电路如图9所示为计数、译码显示电路。

图9译码显示电路

图10 74LS48引脚图

这里采用74LS48作为显示译码器，A0~A3接74LS160的QA~QD端3、4、5引脚都接高电平，9~15端接七段数码管。七段数码管引脚图如下图11（共阴极）

图11 七段数码管引脚图

译码显示电路在仿真中的连接情况如图12

图12

3.3.5定时电路设计

每当数字时钟计时与所设定的时间相同时开始发出5s的响声，响声是从第1s开始到第6s,响声的频率一样，即所发出的声音是一样的没有变化。定时电路即逻辑见下图13。

图13定时响5s真值表

由卡诺图可以计算出定时响5s的逻辑，其逻辑电路连接见下图14

VCC100R4100Ω101C4100nF103C3100nF8VCC47625RSTDISTHRTRICONGND1OUT3U35U37BUZZER200 Hz 100ΩR5LM555CN0

图14 响5s逻辑电路连接 4.软件仿真

4.1仿真电路图

GNDGNDCKCKCKCKCKCKU24ABCDEFGABCDEFGU25ABCDEFGU13ABCDEFGU15ABCDEFGU6ABCDEFGU******14474849505***109***9606162******09101112***1109***3242526***14OAOBOCODOEOFOG***14OAOBOCODOEOFOG~LT~RBI~BI/RBO~LT~RBI~BI/RBO~LT~RBI~BI/RBO~LT~RBI~BI/RBO~LT~RBI~BI/RBOABCDABCDABCDABCD7126354ABCD71263547126ABCDU1274LS48NU1474LS48N***12653547255U16B7474LS08D64756314***U3B7874LS08D16171887~LOAD~CLR***11537U21B74LS03N14***3121115QAQBQCQDQAQBQCQDQAQBQCQDRCORCORCOQAQBQCQD14***31211~LOAD~CLR~LOAD~CLR~LOAD~CLRQAQBQCQDRCOQAQBQCQDCLKCLKCLKENPENTENPENTENPENTENPENTCLKU20B2774LS08DU17AABCDABCDABCD710710710ABCD54RCO74LS160N710~LOAD~CLR~LOAD~CLR***45691234569121U274LS160NCLK15U18U1974LS160NU107374LS160NRCOU974LS160N354~LT~RBI~BI/RBOU2274LS48NU2374LS48NU574LS48NOAOBOCODOEOFOGU774LS48NOAOBOCODOEOFOGOAOBOCODOEOFOGOAOBOCODOEOFOGU174LS160NCLK2ENPENT300710VCC9VU26A9VVCC274LS21N710VCCU11BABCD34569123456U4BVCC674LS00D74LS00D09VVCC78J23J1U27ALTBAEQBAGTBB0A0B1A1765OALTBOAEQBOAGTBB2A2B3A***11574LS21D3877I2BIPOLAR_CURRENT092U28ALTBAEQBAGTB***1588Key = SpaceVCC29I1BIPOLAR_CURRENT0U34ALTBAEQBAGTBB0A0B1A1765OALTBOAEQBOAGTBB2A2B3A***115Key = Space8584U29OR***OALTBOAEQBOAGTBB0A0B1A1B2A2B3A380VCCU33ALTBAEQBAGTB***1596U32ALTBAEQBAGTB***15U31ALTBAEQBAGTB***15VCCR2100Ω04RSTDISTHRTRICON9V7485N7485N8VCCOUTU3038689765OALTBOAEQBOAGTBB0A0B1A1B2A2B3A39495765OALTBOAEQBOAGTBB0A0B1A1B2A2B3A3999798765OALTBOAEQBOAGTBB0A0B1A1B2A2B3A3LED279LED1VCCR1100Ω9V71R3100Ω7906257485N937485NVCC7485N7485NC1100nF0VCC91GND1C21nFLM555CN9VVCCVCC9VR4100Ω101C4100nF10274LS04DC3100nF10347691280ABCDVCCENPENTU35100U378VCCRSTDISTHRTRICONGND1OUT3BUZZER200 Hz 100ΩR519U36B25LM555CN0

4.2仿真过程

按下仿真开始开关，观测时钟是否正常计时。键盘上的A和B分别控制着校时和校分，按下A开始校时，再次按下，校时停止；按下B开始校分，再次按下，校分停止。让钟表计时到整点，观测整点指示灯是否点亮。

4.3仿真结果

按下仿真开关后，数字钟可以正常计时，从左至右依次是“时”十位，“时”个位，“分”十位，“分”个位，“秒”十位，“秒”个位。

按下校时开关和校分开关后，可以正常校时和校分。

时钟计时到23点59分59秒后，会全部清零，重新开始新的一天。

5.结论

通过这次对数字钟的设计与制作，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的知识与实践相结合。从而对我们学的知识有了更进一步的理解，使我们进一步加深了对所学知识的记忆。

在此次的数字钟设计过程中，我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题，同时我们也掌握了做设计的基本流程，为我们以后进行更复杂的设计奠定了坚实的基础。

6.使用仪器设备清单

1.555定时器 2.74LS160 3.74LS161 4.6段译码显示器 5.脉冲发生器 6.74LS48 7.74LS20 8.74LS04 9.74LS08 10.单刀双掷开关

7.参考文献

1.马学文，李景宏.电子技术实验教程.北京：科学出版社.2013 2.李景宏，王永军编著.数字逻辑与数字系统.北京：电子工业出版社，2012 3.高吉祥，易凡编著.电子技术基础实验与课程设计.北京：电子工业出版社，2002 4.王义军.数字电子技术基础.北京：中国电力出版社，2007 5.黄培根，任清褒.Multisim7&电路分析基础实验.浙江：浙江大学出版社,2002 6.贾更新.电子技术基础实验，设计与仿真.郑州：郑州大学出版社，2006 7.赵淑范.电子技术实验与课程设计.北京：清华大学出版社,2006

8.收获、体会和建议

十多天的数字电子课程设计马上就要画上圆满的句号，在这期间的收获很多，高兴过沮丧过，当电路终于能够符合设计指标和要求的时候，心情无比的舒畅。但是mutisim本身的一个缺陷使得无法在仿真的时候使用晶振加上4060产生1赫兹的方波，但是在现实的情况下，这样是完全能够产生的。所以在做仿真的时候就用了555多谐振荡电路来代替，以检验其他功能模块是否符合设计的要求。在这次课设期间是我更加熟练的掌握了仿真软件multisim的一些用法，原来没有发现的功能在这次做课设的时候学会了，我想这是一大收获。另外这次课设也让我更加了解一些元器件的功能如74ls160,74ls40以及一些门电路逻辑功能的算法。

篇8：数字电子钟逻辑电路设计总结报告

关键词：教学改革,数字电子技术与逻辑设计,模式,实验教学

“数字电子技术与逻辑设计”是计算机应用等专业必修的一门专业基础课程，是与信息时代和数字化时代密切相关的一门课程，它直接影响着“计算机组成原理”、“微机原理与接口技术”等后续课程的学习。因此，寻求合适的教学方法，是帮助掌握好该门课程的关键。

1 教材选用

国内的“数字电子技术与逻辑设计”教材比较多，针对面向高职所选用的教材，不仅要清晰阐述基本逻辑单元的工作原理、组合逻辑电路和时序逻辑电路的基本概念、分析方法及设计方法，还必须就当前数字系统设计中所使用的新技术、新方法进行适当的介绍，特别是如何利用高集成度可编程逻辑器件对数字系统进行研制和设计。同时，教材应该切合我校计算机系学生的特点和培养方向，在讲清基本概念、基本原理的基础上，突出数字电路的分析方法和工程设计应用。

2 课程教学模式的多样化

高等职业教育是以培养实用型、复合型、外向型、能适应社会需求的、具有实际操作能力和创新意识的人才为最终目标。为了达到预定的教育目标，就需要采用一定的教育方式、方法和手段，对学生进行适当的引导教学。

改变传统教学模式，摒弃单一的“教师-黑板-教材”教学方式，将课堂学习和多媒体教学、网络教学、个性化学习有机地结合起来，形成“课堂教学+多媒体教学+网络教学+实践教学”的立体化教学模式。这样既可以增加课堂教学容量，又可以使课堂教学更加生动和直观，从而最大限度帮助学生理解和掌握基本知识、基本概念，提高学生的学习方法和接受能力等方面的差异，决定了计算机教学也要因材施教。

“数字电子技术与逻辑设计”课程的教学必须靠教师由纯粹讲解式教学引导学生向探索式学习转化，其途径是运用启发引导式教学方法，内容选取与实际生活联系紧密的有趣的例题和习题。典型例题的学习和各类型习题的练习，是学生掌握知识、提高分析问题和解决问题的能力的重要途径之一。因此，例题、习题内容的选取要联系实际的应用，注重知识的灵活运用，且具有典型性。这样才能引导学生把注意力集中到分析问题和解决问题上来，教会学生探索分析问题和解决问题的方法，触类旁通，进而在启发引导中使他们获得综合运用知识的能力。下面举例加以说明。

例如:电路如图一所示。电路中有三只性能相同的二极管D1、D2、D3和三只220V、40W的灯泡L1、L2、L3互相连接后，介入220V的交流电压u。试分析哪只(或哪些)灯泡发光最亮?哪只(或哪些)二极管承受的反向电压峰值最大?题解:本题图中的二极管在电路中用作整流，所以应结合半波整流的工作原理去分析本题。

二极管导通时，正向电压降很小，与之并联的灯泡几乎被短路，不会发光;二极管截止时，与承受反向电压峰值最大的二极管相并联的那些灯泡发光才最亮。图一所示电路中，当交流电源的端电压u为正半周时，D2正向偏置，D1与D3反向偏置，各承受约u/2的反向电压，峰值为110 V。当u为负半周时，只有D2一只二极管反向偏置，要承受的反向电压峰值约为220 V。故L2发光最亮，D2承受的反向电压峰值最大。

3 强化实践性教学环节

实践教学是“数字电子技术与逻辑设计”课程教学的一个重要环节，而实验是其关键组成部分，也是培养学生的动手能力、实践技能和创新能力的重要手段。实验的目的不仅仅是对理论知识的验证和巩固，教师应更注重对学生创造性思维的训练，通过启发、引导，充分发挥他们的主观能动性，从而培养其创新能力。具体地说，本文从以下两个方面着手贯彻上述思想:其一是科学组织管理，培养独立思考能力、动手能力和团结协作精神;其二是启发式引导，创设问题环境，培养创新能力。

3.1 科学组织管理

强化学生实验能力及综合素质的培养与提高，所有常规实验均1人1组、1套实验仪器;设计性、综合性和研究性实验为2-3人一组，既培养学生的独立工作能力，又注意到群体协作精神的培养，但每个学生都有独立操作训练。推行课内与课外结合、教学与科研结合、优生优培的创新人才培养机制，逐步实施开放式实验教学。教师的主导作用仅表现在设定实验要求和目标、对实验进程的控制以及对实验结果的检查。对于实验中疑难问题的解答，通过启发引导的方法解决。这样既培养了学生的独立思考能力，又增强了学生的个人动手操作能力。由于各组中每个同学独立完成基本实验，消除了通常有一个同学只看不做的弊端，使他们能通过观察对方实验过程取长补短。对于思考题，由两个同学分工合作、共同完成，以培养他们协同工作的良好习惯。

3.2 启发式引导教学

在实验之前，教师提出实验基本要求和实验目标，由学生充分发挥主观能动性，在探索甚至在“想象”中完成实验。教师在指导实验的过程中，积极主动地激发学生的创造性思维，不断地予以启发引导。

3.3 逐步实施开放式实验教学

“开放式实验教学”指在确定课程教学计划时，设计出适于开放式实验的教学平台，编写适合开放式教学的实验教学计划，提出该课程的基础实验平台和选做实验平台。基础实验平台是每位学生必做且必须掌握的实验项目，主要是对学生进行基本能力的训练，为选做实验奠定基础。选做实验平台是在教师提出的选做实验项目中，学生自己选择若干个实验，自己设计实验方案并完成实验。在选做实验时，实验室的所有实验资源对学生全面开放，实现实验内容和实验时间的可选择。学习更有针对性，充分调动学生的学习积极性和主动性，给他们了一个选择自我发展方向的余地和体现自身特点的空间。实验成绩的评定不是只以平时实验报告的成绩来总评，更不是死记硬背的答卷方式来进行，而是通过选做实验，独立完成对一零件各参数测量的全过程，对其实际能力进行全面的评价。

“开放式实验教学”这一新的教学模式重在吸引学生主动参与实践活动，培养学生对“提出问题、研究问题、解决问题”的兴趣，培养学生的思索能力、辨析能力和探索求知精神，发展学生的个性和潜质，激发学生的创造力，达到提高学生实践能力和综合素质的目的。

4 结束语

总之，在上述启发式引导教学思想的指导下，在教学过程中，不论是理论教学还是实验教学，无论是内容的安排还是教学方法的选择，都不能仅局限于本专业知识的传授，而应更注重于学生学习能力和思维方法的训练以及综合运用知识的能力与创新能力的培养，以最终使培养出来的学生具有较高的综合素质，能够适应社会的需求。

参考文献

[1]尹为民等.实验教学的开放与创新策略[J].计算机教育,2005,(12).

[2]杨萃南等.数字电子技术与逻辑设计教程(第二版)[M].电子工业出版社,2003.