东华大学数字电路课程设计_数字频率计

东华大学数字电路课程设计_数字频率计（精选6篇）

篇1：东华大学数字电路课程设计_数字频率计

数 字 电 路 课 程 设 计

第一章设计指标

……………………………………....……...……....P2 设计指标

……………………………………………………………....第二章 系统概述

………………………………………...…..…...…....P3 2.1设计思想

…………………………………………………………..2.2可行性论证

…………………………………………….…...…...2.3各功能的组成……………………………………………………… 2.4总体工作过程

……………………………………………………… 第三章 单元电路设计与分析

………………………………...…...…...P4 3.1各单元电路的选择

……………………………………………… 3.2设计及工作原理分析

……………………………………………… 第四章 电路的组构与调试

…………………………………..…...…...P7 4.1 遇到的主要问题

…………………………………………………..4.2 现象记录及原因分析

…………………………………………….4.3 解决措施及效果

………………………………………………… 4.4 功能的测试方法、步骤、设备、记录的数据

…………………… 第五章 结束语

………………………………………………………...P11 5.1对设计题目的结论性意见及进一步改进的意向说明

…………..5.2 总结设计的收获与体会

………………………………………….附图(电路图、电路总图)………………………………………………P12

第一章设计指标

在生产实践和科学实验中，经常需要测量信号的频率。数字频率计就是用数字方式测量和显示被测信号频率的仪器。实用的数字频率可以测量多种不同的周期波形。

设计要求

要求设计一个测量TTL方波信号频率的数字系统。用按键选择测量信号频率。测量值采用四个LED七段数码管显示，并以发光二极管指示测量对象：测量的单位 HZ khz。频率测量范围有四档量程。

（1）测量结果显示4位有效数字，测量结果显示四位有效数字。测量精度为万分之一。（2）频率测量范围：0.1hz~999.9khz，分四档。

第一档：100.1hz~999.9hz

第二档：1.000khz~9.999khz

第三档：10.00khz~99。99khz

第四档：100.0khz~999.9khz（3）量程切换可以采用两个按键手动切换或由电路控制自动切换。

设计思想

数字频率计的基本原理是测量周期信号在单位时间内的信号周波数。主要电路为计数器需要控制的是计数器的输入脉冲。显然切换被测信号的时基信号的路径就可以实现数字频率记测量功能的转换。

由于测量结果以十进制显示，为了显示译码方便，一般采用十进制计数器级联构成信号测试电路。本设计要求频率测量结果以四位有效数字显示，所以可以采用四个十进制计数器级联构成莫为10000的极术器对被测信号计数，最大值为9999.四个计数器的4组BCD码译码后显示的结果。

第二章 系统概述

2.1设计思想

总体思想可以分为五块：

1.量程选择（包含小数点以及单位控制）2.单稳态触发器 3.计数器和锁存器 4.译码显示 5.分频计

2.2可行性论证

该设计通过单稳态触发器输出的清零信号和锁存信号控制译码的显示

2.3各功能的组成

量程通过操作台上的两个按键组合成2x2种组合，同时控制多个74153M芯片达到同时控制时基信号，档位，小数点，单位指示灯的选择分别反馈到分频器，单稳态触发器等各个模块的控制段，达到时基信号，档位，小数点，单位指示灯一一对应的效果然后通过计数器，锁存器，以及译码显示，最终在操作台的四位七段显示器上显示结果

第三章 单元电路设计与分析

各单元电路的选择以及原理简要分析

1.量程选择（包含小数点以及单位控制）

电路如上图，A,B两个输入端子同时对档位，小数点，以及单位控制端。

2.单稳态触发器

单稳态电路如上，输出锁存端Y，然后Y通过一个D触发器产生一个延时一个周期的清零信号，因为计数器和锁存器的级联，必先锁存有效，再对计数器进行清零，所以清零信号要延时于锁存信号。

3.计数器和锁存器

计数器如下图，用四个74160十进制计数器进位输出端RCO通过一个非门进行级联，构成一个10000进制计数器，其中第一个74160的仿真图也在下面

锁存器：锁存器采用两个74374进行对四个74160输出的16个二进制数字进行锁存

其中引出清零段和锁存端，4.译码显示

采用四位动态扫描：当选着段AB选择不同的值时，分别从四片74153M中选择出同一下标的数据

6.分频器，分频器分为两个模块，一个是DIV8，即把10MHZ的信号依次分频10，最后能够达到0.1HZ的频率。

另一个是通过芯片达到任意进制的分频器（基础要求当中的8分频和四分频）

第四章 电路的组构与调试

4.1 遇到的主要问题

我在这个设计电路当中，设计，调试比较顺利，唯一让我陷入困境的问题是，当输入某一频率时，显示器不能直接显示最终结果。

4.2 现象记录及原因分析

问题现象1：显示器乱码

问题现象1：显示器一直显示0 问题现象2：例如输入为500赫兹频率的信号时，显示器从0000由一递增开始快速跳到500然后瞬间清零，达不到锁存目的。分析：锁存器输出段和显示器的连接端口不对，并且电路当中的锁存器的锁存信号没有在应该有效的时候令锁存器达到锁存目的，故我着重检查计数—锁存电路

4.3 解决措施及效果

对于问题一，在仔细对照大课题前的四位动态扫描小实验当中的引脚接入，发现，一个74160所输出的4为二进制码并不是全部接入显示电路当中的同一片74153M芯片，导致乱码，而是应该分别接入四片74153M芯片。在重新接入对应的引脚后，显示器不再显示乱码，却出现问题现象二

对于问题现象2。在仔细检查电路之后，发现单稳态输出的锁存通过非门接入锁存器锁存段导致显示一直存在于0000，而后去掉了非门，结果照成问题现象3.针对问题现象3 措施1.修改单稳态电路，一共设计了以下的新的单稳态方案

仿真

波

形

：虽然是清零信号延时于锁存信号，但理论上会带来一定的误差，不过应该还是能大致正确显示频率数，结果接入新的单稳态芯片后，发现问题没有解决，依旧是显示器从0000由一递增开始快速跳到500然后瞬间清零，达不到锁存目的。

措施二，发现74373的锁存端是高电平有效，于是在高频率的信号输入下，锁存的时间跟清零时间非常接近导致锁存失败。提出新的才想：如果换成74374锁存信号上升沿有效的锁存器。会不会解决问题，于是把原先锁存电路当中的74373换成74373.结果正常实现。问题解决，在全部连接入其他部分的电路后，达到课程设计的基础要求

拓展要求方面

对于拓展要求二当中的实现多种频率信号，开始觉得采用不同分频的分频器就能达到效果，于是利用741690的置位端以及4个按钮达到多分频的目的。结果调试发现，某些频率的第一位有效数字重复，达不到1-9的目的。

于是采用74161 十六进制计数器进行分频，发现能实现1-9当中大部分的情况，唯独“4”不能出现，分析发现，74161进制达不到25分频。于是提出了以下两个解决方案

方案一：采用两片74161进行级联，构成16X16 进制分屏器，然后最高位都置为1，低五位通过5个按键进行组合。能够组合出25进制分频器，达到出现“4”的 效果。但仍旧发现依旧显示不出“4”的效果，失败。

方案二：在原先一片74161的情况下，输出信号通过一个D触发器，在次达到二分频的效果，但在纸上演示的时候，发现，“4”能够输出，但采用这个方案之后，“9”却不能输出了。方案二失败。

4.4 功能的测试方法、步骤、设备、记录的数据

1.四位动态显示器的测试方法：遮住显示屏，采用自己设计的组合的真值表进行组合，达到自己想要的输出字符。

2．对于计数器-锁存器-显示器部分，先输入个低频测试信号，例如1hz，观察显示器是否从0一直跳到9，并在低位由9变0的时候，高位进1成功。3.接入单稳态触发器，让清零段和锁存端接入单稳态的输出信号，并输入500赫兹看能否正确稳定显示0500 4.接入量程控制，切换AB键组合看能否显示0.500 00.50 000.5，并对应的单位指示灯是否正确亮灭。

5.最后电路。通过一个外接的函数信号发生器，调节在四档量程内的频率，查看显示器的显示数值跟信号发生器的显示是否一致 附上基础要求以及拓展要求2的测试表格：

第五章 结束语

5.1对设计题目的结论性意见及进一步改进的意向说明

这次的设计题目其实很有综合性，能够用上我们在数电课上所学的大部分知识，但还有一些知识点也应该涉及到，例如：TTL门的应用，时序逻辑电路的运用，以及ROM的编程引用，这样能加强我们所学知识的联系，运用，实践的能力，并应该整体电路以及设计方案都让学生自己设计，这样我相信能够涌现出更多有新奇创意的设计方案，百花齐放。进一步改进：其实对于拓展要求1，我们可以构思一个时序逻辑电路，通过画状态转换图，状态转换表等一系列基础分析方法，构建出合理电路。对于拓展要求二，其实我们可以运用ROM的编程达到设计要求，这有待我们进一步的思考，学习和实践。

付上各个部分的电路图（详细电路图在第三章）集成该部分的芯片图： 1.div8

2.7seg（七段显示）

3.单稳态触发器

4.计数器（JSQ）

5.七段显示芯片

6.小数点，量程，单位指示灯控制芯片

7.分频器芯片

8.基础要求总电路

9.扩展要求芯片（具体电路图在第四章）

10.拓展要求电路总图

同基础电路图，只不过把基础总图当中的分频器（FENPINQI）芯片换成拓展芯片（kuozhan）

篇2：东华大学数字电路课程设计_数字频率计

1)设计题目

简易数字频率计

2)设计任务和要求

要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为：

1)测量范围：1HZ—9.999KHZ，闸门时间1s；

HZ—99.99KHZ，闸门时间0.1s；

HZ—999.9KHZ，闸门时间10ms；

KHZ—9999KHZ，闸门时间1ms；

2)显示方式：四位十进制数

3)当被测信号的频率超出测量范围时,报警.3)原理电路和程序设计：

（1）整体电路

数显式频率计电路

（2）单元电路设计；

（a）时基电路

(b)放大逻辑电路

(c)计数、译码、驱动电路

（3）说明电路工作原理;

四位数字式频率计是由一个CD4017（包含一个计数器和一个译码器）组成逻辑电路，一个555组成时基电路，一个9014形成放大电路，四个CD40110（在图中是由四个74LS48、四个74LS194、四个74LS90组成）及数码管组成。

两个CD40110串联成一个四位数的十进制计数器，与非门U1A、U1B构成计数脉冲输入电路。当被测信号从U1A输入，经过U1A、U1B两级反相和整形后加至计数器U13的CP+，通过计数器的运算转换，将输入脉冲数转换为相应的数码显示笔段，通过数码管显示出来，范围是1—9。当输入第十个脉冲，就通过CO输入下一个CD40110的CP+，所以此四位计数器范围为1—9999。

其中U1A与非门是一个能够控制信号是否输入的计数电路闸门，当一个输入端输入的时基信号为高电平的时候，闸门打开，信号能够通过；否则不能通过。

时基电路555与R2、R3，R4、C3组成低频多谐振荡器，产生1HZ的秒时基脉冲，作为闸门控制信号。计数公式：来确定。

与非门U2A与CD4017组成门控电路，在测量时，当时基电路输出第一个时基脉冲并通过U2A反相后加至CD4017的CP，CD4017的2脚输出高电平从而使得闸门打开。1s后，时基电路送来第二个脉冲信号，CD4017的2脚变为低电平，闸门关闭，测量结束。数码管显示即为所测频率。当555第三个脉冲送过来的时候，电路保持间歇1S，第四个脉冲后高电平加至R，使计数器复位。为下一次计算准备。

（4）元件选择。

资

料

元

件

标号

封装

数量

芯片

CD40110

GK7491AG

陶瓷熔扁平

CD4017

62F2X6KE4

陶瓷熔扁平

74LS00

陶瓷熔扁平

74LS10

陶瓷熔扁平

NE555

K104G4

双列直插型号

显示器

七段共阴数码管

电阻

300Ω

1KΩ

5.1KΩ

10KΩ

100KΩ

1MΩ

10KΩ(滑动)

电容

1000PF

0.1μF

100μF

二极管

1N4148

发光LED

开关

单刀双掷

导线

导线

若干

三极管

9014

电源

12V直流电源

4)电路和程序调试过程与结果：

a)、设计逻辑流程：

b)、理论波形图：

c)、仿真波形图：

1)、时基电路

2）、未、已经过施密特的波形：

d)、误差分析：

本实验的误差来自多方面的原因：一、时基电路NE555的滑动变阻器调节导致误差；二、闸门开放时间与信号输入时间的冲突导致测量不准确；三、整体电路的阻抗、容抗对电路信号的影响。

对于第一点，先计算相关的滑动变阻器的相应阻值大小，然后可以在关闭电源的情况下用万用表测量后才进行测量；第二点有点系统的偶然性；第三点可以尽量减少电路布局，从而减少相应的影响。

5)总结

这个电路多处使用了集成IC芯片，让电路更加简洁明了，并且提高了电路的安全性、可行性，减少了整个电路的功耗和整个电路的布线。但是此电路没有完全地符合实验要求：首先，整个电路没有施密特触发器，输入信号放大电路，数码管的小数点驱动，满位报警电路。因此我首先加入以三极管9014为核心的放大电路；然后用74LS00两个双输入与非门构成施密特触发器，对输入信号进行整形；对于报警电路，由于集成IC没有译码电路引脚，所以选择了一个8输入与非门和一个74LS00结成，这样可以充分考虑到唯一性；还有就是它的计数不是直接显示频率，而是显示一个数字，再与闸门的时候计算才可以得出真正的频率。

总体来说，电路还是存在一点小问题没有得到很好的解决，因为74LS00组成的施密特触发器没有很好地整形波，在示波器上出现脉冲波，还得于计算，可以改为以NE555组成的施密特电路。改用其他的数码管驱动，从而驱动小数点。

通过这次实验，让我认识到数字电路的万千变化，集成IC的推出，大大提高安全性和可行性。理解了科学就是力量。最主要是学习到设计电路的思想以为加强自己的焊接能力。让自己的电子技术更上一层楼。

附录：完整的电路PCB图，完整的源程序名列表（不需要把源程序打印出来，作为电子文档提交）。

附录一：

篇3：东华大学数字电路课程设计_数字频率计

某单位要求研制多频率射频信号源, 工作频率为四个频点, 频率分别为2.5MHz、10MHz、302.2MHz、352.2MHz, 其中2.5MHz、10MHz要求最大输出功率20W, 302.2MHz、352.2MHz最大输出功率100W, 各个频率输出功率要连续可调, 两个分米波频点 (302.2MHz、352.2MHz) 的输出由控制脉冲调制 (选择有无输出) , 控制脉冲可以选择是机内脉冲或是机外脉冲, 脉冲切换通过外置的手动开关来选择。输出频率稳定度要求达到1×10-9, 输出谐波抑制比40d Bc, 机内脉冲1~50Hz, 步进1Hz, 脉冲宽度100μs~2.5ms。

1.1 方案比较

根据设计要求制定的可选方案有两种。

方案一, 用四路高频率稳定度晶振直接推动四路前置功放, 然后再推动各个末级功放。四路晶振的频率值和频率稳定度分别满足设计要求, 控制脉冲控制前置功放的栅极来控制功放管的偏置电压, 达到控制功放输出功率的开启或者关断的要求。连续功率的输出控制靠电压控制的衰减器来实现。机内脉冲由单稳态振荡器产生 (也可以由中心控制单元MCU产生) , 其脉冲的频率和占空比均可调。连续功率的控制电压由数字电位器产生, 由中心控制单元MCU控制数字电位器的滑动头的位置, 控制方便。射频输出的调制通过可控的衰减完成, 由控制脉冲来控制衰减量完成对高频信号的调制。

方案二, 用一高稳定度晶振产生一路1GHz的震荡信号源, 经过功率分配后分给四路直接数字频率合成器 (DDS) , 由DDS产生相应的2.5MHz、10MHz、302.2MHz、352.2MHz的频率源信号。由于所需要的频率信号中有352.2MHz的信号, 故此选用1GHz的震荡信号源, 直接数字频率合成器 (DDS) 也需要选择工作频率较高的产品, 本次采用ANALOG DEVICE公司的AD9858。由于直接数字频率合成器 (DDS) 的工作特性造成其输出的谐波成分较高, 故需要在直接数字频率合成器 (DDS) 的输出后加滤波器来抑制带外谐波。由于可以输出直流, 故在需要封锁输出功率时可以将相应的直接数字频率合成器 (DDS) 的输出设置成直流输出, 从而完成射频输出的调制, 由于后续电路都是带通或低通电路所以可以有效的控制输出功率。其余控制电路与方案一相同。

两种方案的最大不同之处在于频率信号源的产生方式, 方案一中由各自的晶振直接产生, 优点是各个频点之间互相独立, 而且各个频点的带外谐波也比方案二的低, 可以节省掉滤波器, 但是四个高稳定度的晶振成本比较高, 对波形的控制功能不强, 射频输出的完全关断需要多节PIN管衰减器, 而且可控衰减器的反应速度 (主要是前后沿) 不够快。方案二中可以节省掉三个高稳定度的晶振, 但是四个频率的相关性强, 隔离度低, 设计冗余度低, 而且由于数字频率合成器 (DDS) 的相位舍入误差造成的带外谐波需要增加一级滤波器, 直接数字频率合成器 (DDS) 的成本也不具有优势, 但是考虑到直接数字频率合成器 (DDS) 的丰富的控制功能, 可以方便地对射频输出进行控制, 其反应时间短, 控制简单, 作为今后的可能的系统升级相当方便, 所以方案二有方案一无法比拟的优势。

1.2 方案确定

经过仔细权衡利弊, 决定采用方案二作为基本方案, 用直接数字频率合成器 (DDS) 作为输出信号源, 但将高稳定度晶振的数量增加到两个, 两个低频频点公用一个500MHz晶振, 两个高频频点公用一个1GHz晶振, 在每个直接数字频率合成器 (DDS) 的输出之后增加一级滤波器来抑制高次谐波, 两个低频频率点采用晶体滤波器, 两个高频频点采用声表面波滤波器, 这两种滤波器的体积都不大, 带通特性好, 带外抑制比高。

2 抗干扰性和电磁兼容设计

抗干扰设计的要点是找到电磁干扰的三要素:骚扰源、传播途径、敏感器件, 对其分别采取措施来降低电磁干扰。

本系统中的骚扰源主要是各个末级功率放大器, 由于各个功放的输出功率较大, 频率较高, 对外有较强的无用无线功率发射, 形成骚扰源。所以各个功放在设计上充分考虑对无用发射的控制, 各个功放自成体系, 各自隔离。

传播途径主要是辐射, 采样信号线导线传导, 电源线传导。辐射可以通过屏蔽和良好接地进行限制, 通过信号线和电源线传导的骚扰信号, 要通过特殊的措施加以滤除。

敏感器件集中在控制单元盒体内, 主要有控制单元, 直接数字合成器 (DDS) , 前级功放。控制单元, 直接数字合成器 (DDS) 的控制电压较低, 容易受到干扰, 造成程序跑飞, 控制失效, 输出波形恶化。前级功放的增益较高, 如果受到干扰, 会造成功放输出波形的恶化甚至自激震荡, 对器件造成损害。

电路在设计之初, 便考虑到抗干扰措施, 从元器件布局到安装, 均遵循电磁兼容理论, 并结合学习和实验中积累的经验, 设置了以下几项抗干扰措施:

(1) 对向外发射电磁干扰的骚扰源的所有进出口, 全都采取有效的电磁屏蔽措施, 防止有害或无用的电磁骚扰。

(2) 在线路板上多处加装去藕滤波电容, 对高低频干扰信号具有很强的抑制能力。

(3) 所有进出射频场的控制和电源线, 全部经过穿心电容进出, 以阻断射频信号骚扰的传播途径。

(4) 对易受干扰的敏感器件, 分别加装屏蔽盒, 隔离外界骚扰源。

(5) 对从各个末级功放进入到激励器盒的各个信息量, 进入到各个功能单元之前全部要在母板上经过п型滤波器滤波, 有效地隔离外界骚扰源。

3 射频电路设计

从控制单元到各个可控衰减器的控制口之间的连线, 全部采用带屏蔽的电缆连接。射频电路设计框图如图1所示。

从恒温晶振送出的信号送至直接数字频率合成器 (DDS) , 控制单元将频率控制字写入直接数字频率合成器 (DDS) , 控制其产生所需的频率。

由于该频率的杂散成分较大, 需要经过带通滤波器对杂散进行有效的抑制, 本系统中将滤波器和可控衰减器整合在一个单元中, 两个短波的带通滤波器选用低插入损耗的晶体滤波器, 插入损耗小于0.6d B, 带外谐波抑制比优于-60d B。两个米波功放的带通滤波器选用声表面波滤波器, 插入损耗低于5d B, 带外谐波抑制比优于-55d B。

经过滤波器和可控衰减器之后的射频信号送入前级功放, 两个短波频率的前级功放选用摩托罗拉公司的短波功放模块MHW592, 增益实测值大于30d B, 工作状态甲类, 工作电流约为330m A。两个米波频率的前级功放选用飞利浦公司宽带功放模块BGY587B, 增益典型值大于27d B, 工作状态甲类, 工作电流约为350m A。两种功放模块的公司按电源均为24V, 安装在激励器盒内, 由于其耗散功率约为8W, 所以需要加装散热器和风扇散热。

两个米波波段的频点末级功放为两级, 末前级功放选用BLW33, 工作状态甲乙类, 静态电流300m A, 增益20d B, 末级功放选用LR301, 工作状态甲乙类, 静态电流700m A, 增益17d B。

两个短波波段的频点的末级功放为一级, 功放管为MRF151G, 工作状态甲乙类, 静态电流300m A, 增益17d B。

这两种功放管目前应用于我单位的很多产品中, 所以从减少备件种类和调试维修方便的角度考虑, 沿用了该功放管, 其中MRF151G的最大输出功率可达300W, 今后用户进行改造需要增大输出功率时可以较为方便地调整。本次使用中为了使该功放管适应于小功率输出, 将供电电压降低到了12V使用。

4 射频功率控制电路

4.1 可控衰减器

PIN二极管有一项已知且特殊的特性, 那就是它在射频下的电阻可由改变偏置电流来加以变更。因此, PIN二极管对于RF与微波中的可变衰减器设计来说, 是一个非常适合且实用的元件。

利用图2所示的方法, 可以设计出非常简单的单一PIN二极管衰减器。不过, 在这样的设计中, 很难达到良好的阻抗匹配, 因为二极管的阻抗会明显随着偏压而改变。不良的阻抗匹配会产生问题, 因为连接到衰减器的滤波器的响应, 通常会因负载的不同而改变。

改善VSWR的一个解决方案, 就是在设计中使用多个PIN二极管, 组成两条支路, 来达到不变的阻抗特性。在图3所显示的设计中, 通过选择合适的二极管偏置电流, 使得上下两条支路的阻抗从始端看进去时始终保持在50Ω左右, 从而使可控衰减器对前面滤波器的阻抗失配的影响降到最低程度。

可控衰减器的原理可以简述如下:

衰减器的控制电压由端口ATT馈入 (为了调试方便, 电路中增加了一路由电位器R7的中心抽头给出的控制电压) , 当ATT的电压不足够高时, 由于二极管V10处于反偏状态所以流经二极管V10的电流极小, 二极管V10的电阻值很大, 从而使C5和V10的支路射频通路的电阻很大, 而此时二极管V8和V9支路从R1、R2、R3、R4获得直流正向偏置, 有电流流过两个二极管, 使两个二极管呈现较低的阻抗, 从而由V8、C7组成的射频通路的阻抗很低, 射频功率从该支路旁路到地, 使得整个衰减器的射频衰减量很大。

当由端口ATT馈入控制电压较高时, V10获得正向偏置, 从而有电流从上流过, 该电流在降低V10阻抗的同时会在电阻R4上提高其两端的电压, 从而使二极管V8和V9的直流偏置电流降低, 提高V8和V9的阻抗, 从而使由V8、C7组成的射频通路的阻抗变高, 使得整个衰减器的射频衰减量减小。

当由端口ATT馈入控制电压高到一定程度时, V10上电流达到最大, V10阻抗变到最小, 而此时二极管V8和V9的直流偏置变成反向偏置, 阻抗变到最大, 从而使由V8、C7组成的射频通路的阻抗变到最高, 使得整个衰减器的射频衰减量达到最小。

从上面的分析可知, 两条射频通路的交流阻抗呈现负相关变化, 总是在一条支路的阻抗变大时, 另一条支路的阻抗变小, 通过选择合适的工作点, 可以使整个衰减器的输入输出阻抗保持在50Ω左右, 从而使阻抗失配减到最低。

经过实际电路上的测量得知, 该种可控衰减器的最小衰减量为2~3d B。

本系统中, 可控衰减器的控制电压由MSP430F149控制数字电位器X9241产生, 由于只采用一片X9241, 所以四个频率的四路可控衰减器各自占用X9241集成的四个电位器中的一个电位器, 由控制器对每个数字电位器的滑动抽头的位置进行调解, 从而改变控制电压。每个数字电位器可控步进只有63步, 所以对于两个输出功率为100W的频点来说, 调节功率的精度较差, 实际应用中的补救方法是在末级功放的输入口, 或者激励器的输出口串接一个可调的衰减器, 或者外置一个机械式的多圈电位器, 两者配合起来调试, 来达到平滑输出的目的。

在偏置电流达到一定程度后, PIN二极管会出现较低的RF电阻, 进一步提高偏压电流将不会使RF电阻再往下降。因此, 过了某个临界点之后, 可控衰减器的衰减量对于偏压电流的改变会变得很不灵敏。

四个频率的控制输出功率的控制电压的参数, 以及输出脉冲的频率参数, 占空比参数全部存储在MSP430F149的FLASH存储器中, 在掉电的情况下保存数据, 以便在下次开机时仍然处于上次关机时状态。

编写FLASH存储器的程序时要注意写入的速度不能太快, 以免写入数据不成功, 根据厂商推荐的写入速度, 要求写入FLASH的时钟最好别超过500k Hz, 所以要注意在设置FLASH段擦写程序是计算好事中的分频系数。另外需要注意的是FLASH段擦除是整个数据段A或者数据段B全部擦除。

4.2 内外脉冲对射频输出的控制

系统设计要求302.2MHz和352.2MHz两个频率的输出要由控制脉冲和连锁控制来控制有无输出功率, 并且对控制时延和上升时间有要求。

将图3中可控衰减器串联于射频主通路中, 或将图2所示的衰减器接在射频主通路和射频地之间, 用经过处理的控制脉冲作为控制电压, 对射频电路进行有效的控制即可达到关断或者开通射频通路的目的。但是, 如果采用这两种方案都会有插入损耗,

需要提高前级的输出能力, 由于这两个频率点已经接近于DDS输出频率的奈奎斯特上限, 其输出基波成分本来就较量个短波频点低很多, 加之声表面波滤波器的插入损耗也有4分贝, 造成302.2MHz和352.2MHz两个频点的输出功率余量较小。

另外, 采用上述方案, 为防止射频分量窜入控制电路需要在控制端串接电感, 这样会成附加的控制时延;多级控制电路的并联, 会增加分布电容量, 导致控制脉冲的上升沿不够陡峭, 无法满足上升时间的要求。

可以采用的方案是:由控制单元通过对控制脉冲的采样, 根据控制要求控制DDS的输出频率, 当需要关断射频输出时让DDS输出频率为0, 进行可靠的射频关断。内外脉冲的选择, 连锁的控制用一片通用可编程逻辑阵列GAL来完成, 控制脉冲由可编程阵列逻辑GAL送到控制单元的MSP430F149的P1口, 该输入输出口具有中断能力, 当控制脉冲产生跳变时, 会产生中断请求, 进入中断程序, 产生频率更新信号给DDS, 使DDS送出相应的频率, 即可实现射频功率的可靠开通的关断。

用通用可编程阵列逻辑GAL来完成控制逻辑还有一个明显的优势, 就是脉冲的逻辑更改起来十分方便, 只需要更新GAL中的程序就可以完成逻辑的翻转和各种逻辑组合。

参考文献

[1]张连江.理想直接数字频率合成原理及谐波和杂散分析.舰船电子对抗, 1998年第3期:31-34.

[2]张玉兴, 彭清泉.相位舍位对DDS谱分布的影响.电子科技大学学报, 第26卷.第2期.1997年4月:137-142.

[3]AN-922 Applications of PIN diodes, Hewlett Packard, 1997.

[4]AN-1048 A Low-Cost Surface Mount PIN Diode (Attenuator, HewlettPackard, 1997.

[5]Communications Components Designer’s Catalog, Hewlett-Packard, 1997.

篇4：东华大学数字电路课程设计_数字频率计

【关键词】测频；频率计；电路设计

1.相关理论概述

数字频率计采用数字电路制作成以十进制码来现实被测信号频率，对于周期性变化的信号频率能够实现有效的测量的一种仪器。它是教学、科研等工作中的基础测量仪器，在模拟电路和数字电路实验中有着重要的作用，其能够直接读出信号源所产生的不同频率范围的信号将会对实验产生很大的影响。频率计主要用在正弦波、矩形波等周期性信号频率值的测量等，它的拓展功能能够实现对信号周期及其脉冲宽度的测量，引起对信号源的接受敏捷度使得其称为试验箱中的重要组成部分。

信号频率测量方法按照工作原理可以分为无源测量、比较测量、示波测量及技术等测量方法。其中最常见的测量方法是电子计数器，在该种技术下，频率计实现单位时间内被测信号脉冲数的直接计数，并将其频率值以数字的形式显示。实现了对不同频率、精确度的测频需求，保障了测量结果的精确度和速度。

2.整形电路的设计

整形电路就像把模拟的信号转换成为二值信号，也就是使其成为只有高电平和低电平的离散信号。在电路设计时我们可以将电压比较器用作模拟电路及数字电路的接口电路，通过其把非矩形信号转换成矩形信号。在选择比较器时，我们要充分考虑影响信号接收和转换功能的各种因素。下图为其整体设计结构图：

首先，是信号传播可能存在的延迟及时时间。信号传播的延迟时间是比较器选择时所要考虑的重要参数，这种时间的延迟有当信号通过元器件时所产生的传输时间上的延迟和信号上升及下降的时间延迟，只有将延迟的时间降低到最小才能有效的缩短信号处理的时间。

其次，要充分考虑电源电压对比较器的影响。就传统而言，比较器一般需要正负 15 伏的双电源来进行供电或者需要达到36 伏的单电源进行供电，这种传统的比较器在一些工业控制中仍有使用的空间和发展前途但以不适应发展的主流。现在多数的比较器需要在限定的电压条件下进行工作，即在电池电压所能够运行的单电源单位内进行工作，因此对其提出了低电流和小封装等当面的要求，并且在实际的应用中比较器还应该具备一定的关断的功能。当具备上述条件是，比较器才能够在试验箱中得到有效的利用，保证频率计在不同电源电压条件下的正常工作。

再次，充分考虑功耗对比机器的影响。功耗的大小直接影响比较器使用寿命和工作效果，功耗越低时其比较器的耗损相对较低，使用使用寿命得到延长，然而功耗由于器件的运作速度相关，功耗降低的同时可能带来运作速度的降低，因此，在比较器选择时，充分考虑功耗与元器件寿命及其运作速度的关系，寻得一种最优组合。

最后，不可忽视门限电压对比较器的影响。外围器件的设置可以用来实现对门限电大的测量，门限电压的大小与电路抗干扰能力呈现一种正比例的关系但与其敏感度成反比例关系。当我们通过对门限电压的测量并通过一定的公式计算，根据实际工作的需要来确定门限电压的具体值。

当我们充分考虑上述影响因素时，便会有针对性的选择相应的新品用于单元电路的设计，从而实现信号在电路中的顺利传输，避免芯片烧坏等现象的发生。

3.计数电路的设计

实现对信号的整形后我们便要关注一些低频信号由于其上升速度等原因可能产生的计数影响，因此在电路设计时应该根据信号的特点来完善计数电路的设计。低频信号上升缓慢或者高频信号叠加于其中时会使得计数电路将该种抖动作为输入脉冲予以计数，从而产生计数上的误差。避免该种现象的发生，我们可以通过低通滤波器的使用来处理低频信号传输中可能产生的抖动，并经过滤波器滤除叠加的高频信号。而反相器的使用可以实现在滤波前把高频信号和低频信号予以分开，即仅使低频信号经过反相器实现滤波得到比较规则的矩形信号而高频信号则不经过该过程。经滤波后的矩形信号输入到单片机中，在单片机选择时，低电压、高性能是我们考虑的重要方面，同时还要选择体积较小功能相对较强的单片器，实现迅速有效的技术。单片机计数器的精确度和终端结构的类型都会影响计数结果，通过精密比较器的植入和振荡器电路的设置，实现频率计的精度和存储等方面的要求。在单片机选择时还应该考虑技术进步革新对于存储器程序的选择和更新的可能，并且考虑单片机大小对于整个电路系统的影响，保证程序写入的便利性。下图为其计数模块设计图：

此外，对于计数电路的设计还要考虑信号频率高低的不同对计数器可能产生的影响，实现单片机对不同信号频率进行分频处理。经过整形后的信号进入选定规格的反相器后，对不同频级的信号进行分级处理，单片机频率自动分辨处理能力的选择能够有效的降低一些频级信号的分辨和处理，保证计数器工作的效率和速度。同时计数器的显示值的大小根据信号的频值进行实现随机变动，实现对不分频信号、高频机低频信号的有效计数。

4.显示电路的设计

显示电路是数字频率计电路设计的重要组成部分，它负责将整形电路及计数电路处理的数据显示出来。在该电路设计时我们要考虑的因素便是显示材料的选择及数据显示的方式。LED 数码管的类型会对数据的现实产生一定的影响，而该种材质的数据显示方式又分为动态和静态两种。就两种现实方式的优缺点而言，静态现实具备较高的亮度，为我们及时准确的读取数值提供了视觉便利，且其接口编程相对容易，但是该种显示方式会占用较多的口线，显示的位数直接关系到锁存器的数量，这直接带来所用器件数量繁多和连线的庞杂 ；而动态显示相交而言能够避免上述一些缺点。在动态显示使用时，先确定未选实现选定未选的段码的显示，经过一定的延时再实现对下一选定为送段码显示，并依此循环。下图为其显示模块图：

其具体的工作流程可以解释为，单片机中不同的构建作为译码器实现信号的输入，由译码器的输出来确定数码管的选择位。将每个数码管的公共端与一个接有高电平的 PNP 三极管的集电极相连，同时将三极管的基极和译码器的输出端相连接，这样可以通过对软件编程来设置单片机中的不用位置构建，从而设计译码器的输入端，其输出端设为低电平且只设一位，从而使与其连接的三界关处于一种饱和的状态，实现对计数器数据的动态显示。实现显示器电路中各元件的有机连接后，还要注重送段码的相关问题，使得相应位数的送段码可以通过一定串行口在数码管上进行显示。

5.结束语

除上述电路设计外，电子频率计的设计还要注重电源、滤波等电路的设计，只有将各种影响其工作的单元电路的设计不断的精细化和完善时，才能有效的保证其工作的效率和在实验和工业中的使用效果。

【参考文献】

[1]沈亚钧.基于单片机的数字频率计设计[J].山西电子技术，2012（05）.

[2]杨帆.数字频率计的设计与实现[J].科技广场，2011（09）.

[3]武卫华，郑诗程.基于SoPC的嵌入式数字频率计设计与实现[J].电子测量与仪器学报，2010（02）.

篇5：数字频率计的课程设计课案

近年来，在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要.在电子系统非常广泛应用领域内，到处可见到处理离散信息的数字电路。供消费用的微波炉和电视、先进的工业控制系统、空间通讯系统、交通控制雷达系统、医院急救系统等在设计过程中无一不用到数字技术。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。数字集成电路具有结构简单（如其中的晶体管是工作于饱和与截止2种状态，一般不设偏置电流）和同类型电路单元多（如一个计数系统需要很多同类型的触发器和门电路）的特点，因而容易是高集成度和归一化。由于数字集成电路与电子计算机的发展紧密相关，因而发展很快，目前已是集成电路中产量最高、集成度最大的一种器件。集成电路的类型很多，从大的方面可分为模拟和数字集成电路两大类。虽然它们都可模拟具体的物理过程，但其工作方式有着很大的不同。甚至可能完全不同。电路中的工作信号通常是用电脉冲表示的数字信号。这种工作方式的信号，可以表达2种截然不同的现象。如以有脉冲表示“1”，无脉冲便表示“0”；以“1”表示“真”，则“0”便表示“假”，等等。反之亦然。这就是“数字信号”的含义。所以，“数字量”不是连续变化的量，其大小往往并不改变，但在时间分布上却有着严格的要求，这是数字电路的一个特点。数字式频率计基于时间或频率的A/D转换原理，并依赖于数字电路技术发展起来的一种新型的数字测量仪器。由于数字电路的飞速发展，所以，数字频率计的发展也很快。通常能对频率和时间两种以上的功能数字化测量仪器，称为数字式频率计(通用计数器或数字式技术器)。在电子测量技术中，频率是一个最基本的参量，对适应晶体振荡器、各种信号发生器、倍频和分频电路的输出信号的频率测量，广播、电视、电讯、微电子技术等现代科学领域。因此，数字频率计是一种应用很广泛的仪器。

1概述

1.1 数字频率计概述 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。1.2 数字频率计的基本原理

频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器 电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。数字频率计的原理电路的设计

2.1 基本设计原理与方案

2.1.1 数字频率计的基本设计原理

基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量。所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确地等于1s。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数N是在1秒时间内的累计数，所以被测频率fx=NHz。2.1.2 数字频率计的整体电路设计方案

数字频率计主要由4个基本单元组成：可控制的计数锁存、译码显示系统、石英晶体振荡器及多级分频系统、带衰减器的放大整形系统和闸门电路。该原理电路我们将设计4个基本单元电路，而后利用四个基本单元电路绘制整机框图，画出总电路图，并且对电路图进行原理分析，利用Multisim、Protel软件进行绘制原理图和仿真模拟实验现象，记录调试分析的结果。

2.2 单元电路的设计和元器件的选择

数字频率计的原理框图如图11-1-1所示。他主要由5个模块组成，分别是：脉冲发生器电路、测频控制信号发生器电路、计数模块电路、锁存器、译码驱动电路。当系统正常工作时，脉冲发生器提供的1 Hz的输入信号，经过测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。

2.2.1 放大整形电路

放大整形电路由晶体管9014和74LS00等组成。其中9014组成放大器将输 频率为fx的周期信号如正弦波 三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。由于输入的信号幅度是不确定、可能很大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如图1所示：

图1—放大整形电路图

2.2.2 石英晶体振荡器（1）石英晶体振荡器原理

若在晶片的两个极板间加一电场，会使晶体产生机械变形；反之若在极板间施加机械力，又会在相应的方向上产生电场，这种现象称为压电效应。如在极板间所加的是交变电压，就会产生机械变形振动，同时机械变形振动又会产生交变电场。一般来说，这种机械振动的振幅是比较小的，其振动频率则是很稳定的。但当外加交变电压的频率与晶片的固有频率（决定于晶片的尺寸）相等时，机械振动的幅度将急剧增加，这种现象称为压电谐振，因此石英晶体又称为石英晶体谐振器。

（2）石英晶体振荡器的电路图

石英晶体具有优越的选频性能。将石英晶体引入普通多谐振荡器就能构成具有较高频率稳定性的石英晶体多谐振荡器。我们知道，普通多谐振荡器是一种矩形波发生器，上电后输出频率为的矩形波。根据傅里叶分析理论，频率为

（的矩），形波可以分解成无穷多个正弦波分量，正弦波分量的频率为如果石英晶体的串联谐振频率为，那么只有频率为的正弦波分量可以通过石英晶体（第个正弦波分量，过石英晶体。频率为），形成正反馈，而其它正弦波分量无法通

矩形波。因为石的正弦波分量被反相器转换成频率为英晶体多谐振荡器的振荡频率仅仅取决于石英晶体本身的参数，所以对石英晶体

以外的电路元件要求不高。

用反相器与石英晶体构成的振荡电路如图2所示。利用二个非门U1A、U2A自我回馈，使它们工作在线性状态，然后利用石英晶体JU来控制振荡频率，同时利用电容C1来作为二个非门之间的耦合，二个非门输入和输出之间并接的电阻R1和R2作为负反馈组件用，由于回馈电阻很小，可以近似认为非门的输入和输出的压降相等。电容C2是为了防止寄生振荡。例如：电路中的石英晶振频率是4MHZ，则电路的输出频率为4MHZ。

图2---石英晶体振荡电路

2.2.3 分频器

由于石英晶体振荡器产生的频率很高，要得到秒脉冲，就需要分频电路。例如，振荡器输出4MHZ的信号，通过D触发器（74LS74）（图3）进行4分频变成1MHZ，然后送到10分频计数器（74LS90，该计数器可以用8421码制，也可以用5421码制），经过六次10分频而获得1HZ的方波信号作为秒脉冲信号。

图3---74LS74四分频电路

图4---分频器输出波形

2.2.4 闸门电路与逻辑控制电路（1）闸门电路

闸门电路的作用是控制计数器的输入脉冲。是由与门组成，该电路有二个输入端和一个输出端，输入端的一端接门控信号，另一端接整形后的被测方波信号。当标准时间信号（1s正脉冲）来到时，闸门开通，即门控信号为高电平“1”时，此时被测信号的脉冲通过闸门进入计数器计数；而门控信号为低电平“0”时，闸门关闭，计数器无时钟脉冲输入。可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率，通过计数显示系统把闸门的输出结果显示出来，就可以得到被测信号的频率。（2）逻辑控制电路

在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信E，脉冲信号和清零信号可由双单稳态触发器74LS123产生，它们的脉冲宽度由电路的时间常数决定。根据tw=0.7Rext×Cext可以计算出各个参数。这样当脉冲从74221 的1脚输入可以产生锁存信号和清零信号，其要求刚好满足D和E的要求。当手动开关S按下时，计数器清零。

由二块74221芯片组成的逻辑控制电路

2.2.5 脉冲形成电路（1）电路原理及电路图

脉冲形成电路的作用是将输入的周期性信号，如正弦波、三角波或者其他呈周期性变化的波形变换成脉冲波，其周期不变。将其他波形变换成脉冲波的电路有很多种，如施密特触发器、单稳态触发器、比较器等，采用集成555构成的单稳态触发器，电路如图5所示。

图5---集成555芯片构成的单稳态触发电路及仿真结果（2）仿真结果分析及结论

仿真结果分析及其结论：555定时器构成的单稳态触发器是负脉冲触发的单稳态触发器，稳态时输出为低电平，暂稳态时输出为高电平，且其在暂稳态维持时间仅与电路本身的参数R、C有关，与外界触发脉冲的幅值和宽度有关。2.2.6 时基电路

此电路由555定时器组成一个多谐振荡器，要求产生一个标准信号（高电平持续时间为1s），振荡器的频率f=1/(t1+t2)=0.8Hz，其中t1=1S，t2=0.25S由公式t1=0.7(R1+R2C)和t2=0.7R2C因此，我们可以计算出各个参数通过计算确定了R1取47K欧姆，R2取39K欧姆，电容取10μF。再加入一个100K的可变电阻，来改变电路占空比。这样我们得到了比较稳定的脉冲。如图6所示。

图6---时基电路

2.2.7 锁存器

锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳地显示此时计数器的值。1s计数时间结束时，逻辑控制电路发出锁存信号IV，将些时计数器的值送译码显示器。

选用两个8位锁存器74LS273可以完成上述功能。当锁存信号CP的正跳变来到时，锁存的输出等于输入，从而将计数器的输出值送到锁存器的输出端。高电平结束后，无论D为何值，输出端的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器.电路连接图如图7所示。

图7---锁存器连接电路图

2.2.8 计数器

计数器是按十进制计数的。需要注意的是，如果在系统中不接锁存器，则显示器上的显示数字就会随计数器的状态不停变化，只有在计数器停止计数时，显示器上显示的数字才能稳定，所以，计数器后面必须接入锁存器。

计数器的作用是对输入脉冲计数。根据设计要求，最高测量频率为 9999Hz，应采用 4 位十进制计数器。可以选用现成的用74LS90芯片集成的 10 进制计数器(如图8所示)。

图8---74LS90芯片集成的十进制计数器

2.2.9 译码器与显示器（1）译码器

本设计采用的是由74LS48芯片集成的译码器（图9）。

图9---74LS48芯片集成的译码器电路图

（2）显示系统

发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。分段式显示器(LED数码管)由7条线段围成8字型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。LED数码管有共阳、共阴之分。图10(a)是共阴式LED数码管的原理图，图10(b)是其表示符号。使用时，公共阴极接地，7个阳极a~g由74LS48集成的七段译码器来驱动(控制)，如图10(c)所示。

图10---数字显示译码器

2.3 数字频率计的完整电路图及基本原理（1）数字频率计完整电路图

数字频率计由4个基本单元组成；可控制的计数锁存、译码显示系统，石英晶体振荡器及多级分频系统，带衰减器的放大整形系统和闸门电路。经过前面章节的分析设计，得出数字频率计的完整电路图（图11）如下。

图11---数字频率计完整电路图

（2）数字频率计测周期的基本原理

当被测信号的频率较低时，采用直接测频方法由量化误差引起的测频误差太大，为了提高测低频时的准确度，应先测周期Tx，然后计算fx=1/Tx。

被测信号经放大整形电路变成方波，加到门控电路产生闸门信号，如Tx=10ms，在此期间，周期为Ts的标准脉冲通过闸门进入计数器。若Ts=1us，则计数器计得的脉冲数N=Tx/Ts=10000个。若以毫秒（ms）为单位，则显示器上的读书为10.000。

以上分析可见，频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。仿真结果分析

篇6：数字电路课程设计 数字钟

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。

振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。

分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。

计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。

译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。

为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。关键词 数字钟 振荡 计数 校正 报时

目 录 设计目的...........................................................4 2 设计任务...........................................................4 3数字电子钟的组成和工作原理..........................................4 3.1数字钟的构成......................................................4 3.2原理分析..........................................................4 3.3数字点钟的基本逻辑功能框图........................................5 4．数字钟的电路设计..................................................5 4.1 秒信号发生器的设计...............................................6 4.2时间计数电路的设计................................................8 4.3译码显示电路.....................................................10 4.4正点报时电路的设计................................................12 4.5校时电路的设计....................................................13 5设计心得........................................................14 6参考文献.............................................................15

1设计目的

在学完了《数字电子技术基础》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。

2设计任务

2.1设计指标

1．时间计数电路采用24进制，从00开始到23后再回到00； 2.各用2位数码管显示时、分、秒；

3.具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4.计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。5.为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。2.2设计要求

根据选定方案确定实现设计要求的基本电路和扩展电路，画出电路原理图。

3数字电子钟的组成和工作原理

3．1数字钟的构成

数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。3．2原理分析

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。3．3数字点钟的基本逻辑功能框图

图1 数字钟的基本逻辑框图

4数字钟的电路设计

下面将介绍设计电路具体方案：其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。

4．1 秒信号发生器的设计

晶体振荡分频电路石英晶体振荡电路 1．采用频率fs＝32768Hz的石英晶体。

D1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻（10~100MΩ），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取5~35pF。C2是温度特性校正用的电容，一般取20~405pF，电容C1、C2与晶体共同构成Ⅱ型网络，完成对振荡器频率的控制，并提供必要的1800相移，最后输出fs=32768Hz。

图4 石英晶体振荡电路

2．多级分频电路

将32 768Hz脉冲信号输入到CD4060（内部结构如图4－4）组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。

图5 CD4060内部结构

图6 脉冲分频电路

图7 秒信号原理图

图8 晶体振荡及分频电路

4．2时间计数电路的设计

秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS162来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端（高电平有效）。4．2．1“分”、“秒”六十进制计数器

选用两块74LS162采用异步清零的方法完成60进制。以“秒”计数为例：计秒时，将秒个位计数单元的QA与ＣＰ（下降沿有效）相连，将74LS162连接成10进制计数器，BＣＰA（下降沿有效）与１ＨZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的ＣＰA相连。秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６（0110）进制计数器，当十位计数器计到QD QC QB QA为0110时，同时对秒的个位和十位进行清0，另外QC可作为向上的进位信号与分个位的计数单元的ＣＰA相连。其具体连接图如图9ＣＰA相连，其具体连接图如图9。7

图9 六十进制计数器

4．2．2二十四进制计数器

同样可以选用两块74LS162采用异步清零的方法完成24进制计数 如图10。

图10二十四进制计数器

4．3译码显示电路

译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平，我们采用阴极七段数码管，引脚如图11。

其则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BC-7段译码驱动器，其芯片引脚如图12。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图13。

图11 阴极七段数码管

图12 芯片CD4511BC-7段译码驱动器引脚

图13 译码显示电路

4．4正点报时电路的设计

要求当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，只有秒的个位计数，分的十位QD QC QB QA输出0101,个位QD QC QB QA 输出1001，秒的十位QD QC QB QA 输出0101均不变，而秒的个位QA计数过程中输出在0和1之间转。所以可以利用与非门的相与功能，把分十位的QC、QA ,分个位的QD、QA，秒十位的QC、QA 和秒个位的QA相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。如图14。

图14 整点报时电路

4．5校时电路的设计

时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，将秒计数器在零时停计数，处于等待启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，方便、可靠地实现这四个阶段所要求的功能。

图15数字电子钟的计数校正电路

5设计心得

本次实验培养了我的团队合作精神，两人分工明确，我们一起处理实验过程中遇到的难题，在每连接好一个模块后，我们认真地检查电路，这样大大减少了实验出错的机率，为最后成功完成实验节省了不少的时间。

本次数字钟电路设计实验还做到理论联系实际，刚刚学过了数电这门课程，还没完全弄懂某些门电路的原理和用途，而此次课程设计恰恰提供了一个好机会，让我们从实践中加深了对所学知识的理解。参考文献