半导体器件自适应测试参数调节

2022-09-12

测试的目的, 即检出无法满足规定的质量或可靠性指标的缺陷产品 (Defect) 。但测试也会造成错判——将缺陷产品判为通过 (Under-kill) 或将非缺陷产品判为不通过 (Over-kill) 。通常使用Under-kill DPM (即每百万成品中Under-kill产品的数量) 和Over-kill rate (Over-kill产品占所有测试产品的比率) 来衡量错判率。研究测试方法的目标, 就是在最短的测试时间内, 达到Under-kill DPM和Over-kill rate最低。

本文的工作, 是针对Intel公司65nm NOR闪存芯片的一种特殊失效模式 (fail mode) 而设计的的测试方法, 同时提出了测试参数自适应调节的创新概念。

1 失效模式简介

所谓闪存 (Flash Memory) , 就是一种能够在掉电模式下长时间保持数据的半导体存储芯片, 其基本存储单元 (cell) 是由一种阈值电压 (Vt) 可变的MOS管构成的[1~2];若干cell按一定结构排列构成一个块 (block) , 所有block组成整个存储阵列 (Array) 。

在Intel 65nm NOR Flash生产中, 我们遇到一种只有当block数据在1/0混合pattern下才会发生的读 (Read) 错误, 且错误集中在32根相邻的Row上。

Intel公司设计了一种称为Mgn的Test Mode[3], 能通过产品的Vpp pad直接测出指定cell的实际Vt值。在pure 1的pattern下, 测出block中所有cell的Vt值, 发现Read错误的32根row具有相对较低的Vt (图1) 。

由此可得:当pure 1 pattern下Mgn测得相邻3 2 r o wV t相对较低时, 同样的32row会发生Read错误。我们的测试方法就是利用此失效特性设计的。

2 传统测试方法Tail Analysis

此方法实质就是对每个产品重复我们之前所作的失效分析工作。具体步骤如下。

(1) 设置Vtlw (确保多数正常cell的Vt>Vtlw) 。当测试的block存在Vt

Tail Analysis具有较低的错判率, 但是生产中的测试仪器是多个端口 (每个端口对应一件产品) 共享逻辑运算资源, 而使用Tail Analysis, 每个端口需独享逻辑资源。

在Tail Analysis的基础上, 我们充分结合仪器和产品的特性提出一种新的测试方法。

3 自适应测试参数调节方法

3.1 检出潜在失效Block

检出存在Vt

3.2 组内采样Mgn测试

对失效产品pure1 pattern Vt分布作进一步分析可得, 没相邻32row中各个row之间的Vt基本差不多 (图2) 。

因此, 每组32row只需采样一根row, 测试时间缩短为1/32。

3.3 组间比较

记录每组i中VtΔq, 则判产品失效。

3.4 Vtlw自适应调节

个体产品内Vtlw调节:根据半导体产品特性, 一个Flash内各block的Vt分布比较接近。因此, 当单件产品内连续有N个block存在cell VtΔq时, 测试程序将Vtlw自动调低ΔVtlw。但测试下一产品时, 依然调回最初的Vtlw。

批次产品内Vtlw调节:晶元生产时一个批次内所有产品的本征特性相对比较接近。据此, 当一个批次内连续有M个产品需要调节Vtlw时, 测试程序将Vtlw自动调低ΔV'tlw, 并沿用新的Vtlw-ΔV'tlw至该批次所有待测产品。

Vtlw自适应调节能更准确的检出潜在失效block, 节省了测试资源。

在使用了新的测试方法后, 我们的整体测试时间缩短为Tail Analysis的~1/800, 而Over-kill rate则仅为~0.01%, 同时Under-kill DPM近乎为0。

4 结语

本文提出的自适应测试参数调节的理念, 改变了由测试说明书固定参数设置的传统做法, 而是充分考虑到半导体器件本征特性随工艺过程改变, 且个体内和批次内产品本征特性趋同的特点。该方法所涉及的Flash存储芯片及测试仪器皆为业界通用器件和设备, 因此这种自适应方法具有广泛的普适性, 可根据各产品Test Mode设计应用于不同类型产品的测试。

摘要：本文根据生产中实际案例, 在DFT设计的基础之上, 为Intel公司65nm NOR闪存芯片的一种特殊失效模式设计了一种独特的测试方法, 同时提出了测试参数根据产品本征特性自适应调节的概念。

关键词：测试,DFT,自适应,测试效率及有效性