论文题目：基于二值忆阻器的忆阻三值数字逻辑电路研究
摘要：随着智能信息化时代的来临,大规模集成电路也步入高速发展阶段,然而半导体晶体管的特征尺寸不断缩减,集成电路的尺寸和性能也已逼近物理极限,使得摩尔定律正在面临严峻的挑战。为了延续摩尔定律,人们提出了许多思路,其中之一是寻找尺寸更小的器件,用以代替传统的CMOS晶体管。忆阻器是一种有记忆功能的非线性电路元件,具有尺寸小、结构简单、易于集成、功耗低等特性,被认为是代替现有晶体管,延续摩尔定律的有力候选者。由于忆阻器具有独特的性质,使其有望在逻辑运算与信息存储一体化的新型计算机体系架构中发挥重要作用。三值逻辑相较于传统的二值逻辑,其电路的单线携带信息能力更强,并能提高传输信号线与集成电路的信息密度和处理信息的能力。此外,由于忆阻器具有纳米尺度优势,在电路上更容易集成,且与传统的CMOS技术兼容。因此,研究三值忆阻逻辑在提升电路信息存储能力、传输效率和减小功耗等方面具有重要意义。本文的主要内容和创新点如下:（1）基于Knowm忆阻器设计了基于二值忆阻器的三值基本逻辑门电路。首先,建立了Knowm忆阻器的SPICE电路模型,通过LTSpice仿真验证了该电路模型的有效性。其次,基于该模型,设计了一组完整的三值基本逻辑门电路,包括三值“与”门、三值“或”门和三值“非”门电路,并对三种基本数字逻辑门的电路特性进行了分析,同时,通过LTSpice仿真完成了上述门电路各项功能的验证。（2）基于上述三值基本逻辑门电路,进一步设计了三值复合逻辑门电路。具体包括三值“与非”门、三值“或非”门、三值“同或”门、三值“异或”门以及处理三值数据的“最大值”电路和“最小值”电路。通过LTSpice仿真对所设计的电路进行了仿真验证,结果符合实验预期。（3）设计了1位三值编码器和三值译码器电路,并在此基础上设计了一系列组合逻辑电路,包括1位三值半加器、1位三值全加器、1位三值乘法器以及1位三值数值比较器。对各电路特性进行了详细的分析,并通过LTSpice仿真验证了上述各组合逻辑电路的有效性。
关键词：忆阻器;三值逻辑电路;基本逻辑门;组合逻辑门
学科专业：电子科学与技术
摘要
ABSTRACT
第一章 绪论
1.1 研究背景与意义
1.2 国内外研究现状
1.2.1 忆阻器器件及模型研究现状
1.2.2 忆阻数字逻辑电路研究现状
1.2.3 三值逻辑研究现状
1.3 本文的研究内容以及结构安排
第二章 Knowm忆阻器及三值基本逻辑门电路设计
2.1 Knowm忆阻器及其特性分析
2.1.1 Knowm忆阻器及其数学模型
2.1.2 Knowm忆阻器SPICE电路模型
2.1.3 Knowm忆阻器仿真与分析
2.2 忆阻三值基本逻辑门电路设计
2.2.1 三值逻辑“与”门电路设计
2.2.2 三值逻辑“或”门电路设计
2.2.3 三值逻辑“非”门电路设计
2.3 基本逻辑门的电路仿真与分析
2.3.1 三值逻辑“与”门仿真与分析
2.3.2 三值逻辑“或”门仿真与分析
2.3.3 三值逻辑“非”门仿真与分析
2.4 结论
第三章 忆阻三值复合逻辑门电路设计
3.1 三值与非、或非门电路
3.1.1 三值“与非”、“或非”门电路设计
3.1.2 与非、或非门电路仿真与分析
3.2 三值异或、同或门电路
3.2.1 异或、同或门电路设计
3.2.2 异或、同或仿真与分析
3.3 最大值、最小值电路
3.3.1 最大值电路设计
3.3.2 最小值电路设计
3.3.3 最大值和最小值电路仿真和分析
3.4 结论
第四章 三值编码器、译码器及其应用电路设计
4.1 三值编码器和译码器电路设计
4.1.1 三值编码器电路设计
4.1.2 三值译码器电路设计
4.1.3 三值编码器和译码器仿真和分析
4.2 三值加法器电路设计
4.2.1 三值半加器电路设计
4.2.2 三值全加器电路设计
4.2.3 三值加法器仿真和分析
4.3 三值乘法器电路设计
4.3.1 三值乘法器电路设计
4.3.2 三值乘法器电路仿真和分析
4.4 三值数值比较器电路设计
4.4.1 三值数值比较器电路设计
4.4.2 三值数值比较器仿真和分析
4.5 小结
第五章 总结与展望
致谢
参考文献