高速高精

2024-05-22

高速高精（精选九篇）

高速高精篇1

光纤光栅传感器能够用于温度、压力、应变等的高精度测量。光栅作为温度传感器[1]、应变传感器[2]、压力传感器[3]等,现已在大型土木工程结构健康监测中广泛应用[4]。研究光栅传感器的关键是如何高精度地测量光纤光栅反射波长的移动量问题[5],光栅解调器的速度和精度决定了光栅传感的实时性和准确度。目前,主流的光栅解调器产品都是国外产品,国内产品在性能上与国外产品仍存在一定的差距。本文中所论述的项目,在国家自然科学基金的资助下,采用能够运行Nios-II嵌入式软核的Stratix-II系列FPGA器件,设计了嵌入式高速高精光栅解调器,其性能与国外产品接近且成本具有明显优势。

1 光栅解调器的原理和组成

光栅解调器的构成原理如图1所示,整个系统由光源恒温和驱动部分、光路部分、嵌入式处理部分构成。光路部分由光源、F-P调谐滤波器、带通滤波器构成环路。光源发射的光信号经过F-P调谐滤波器的调谐后,由光分路器分出一路到光栅传感器,光栅传感器反射回来的光信号由光电转换PIN将光信号转换为电信号,经过高速D/A采样后进入FPGA内用相关算法进行处理,得到光栅解调的结果。整个系统的核心是嵌入式处理部分,FPGA的处理频率达到300 MHz能够保证Nios-II软核的运行和数据的处理速度,16位的高速A/D能够保证数据采样的准确性,高速D/A为F-P调谐滤波器提供调谐控制信号。

2 硬件电路设计

系统的主要硬件设计工作在嵌入式处理部分,本节介绍嵌入式处理部分的硬件电路设计。硬件部分的构成框图如图2所示。

2.1 FPGA部分

Stratix-II系列FPGA属于第二代Stratix产品,采用先进的90 nm生产工艺,结合新型逻辑结构,性能较第一代Stratix产品提高了50%,逻辑资源消耗较少了25%[6]。芯片具有外部存储器接口,I/O口可软件配置支持多种电平标准和阻抗匹配模式,内部集成了DSP模块、TriMatrix存储器、自适应逻辑模块ALM等。DSP模块能够实现滤波、压缩、调制等各种算法,运行速度为370 MHz,具有284 GMACS的吞吐量。Stratix-II系列FPGA采用金属BGA封装,最高运行频率300 MHz以上,能够满足高速光栅解调的处理需求。芯片内部具有的各种存储和逻辑资源如表1所示。

2.2 光电转换部分

光电转换部分采用1 GHz转换率的光电转换头PIN,光电转换后的输出为pA级的电流信号,需要转换为电压信号并进行放大后才能送给A/D采样,转换电路如图3所示。

由于光电转换后的信号是pA级的电流信号,本系统中选择低噪声满电源幅度输出的运放TLC2272。TLC2272的主要参数包括:输入偏置电流1 pA、增益带宽2 MHz、转换速率3 V/μs。经过TLC2272转换和放大后的信号是反映光栅反射波长变化的峰值电压。

2.3 数模转换部分

AD9777是双通道16位400 MHz数据转换率的D/A转换器,输出为差分电流信号,需要外接运放将电流信号转换为电压输出,如图4所示。D/A转换为F-P调谐滤波器提供锯齿状的调谐电压,AD9777能够提供一个周期最多由65 535个点组成的锯齿波形,保证了波形的线性度,同时也保证了F-P调谐滤波器的压电陶瓷的电压/形变的转换线性度。

AD9777的编程接口为SPI口,具有可编程选择内插滤波器、数字正交调幅调制、可编程通道增益和偏置控制等功能。控制线4根,SDO串行数据输出、SDIO串行数据输入/输出SCKL串行时钟、 $\bar{C S}$ 片选,其读写时序如图5所示。

AD9054是8位200 MHz转换率的A/D转换器,负责将光电转换后的模拟电信号采集并转换为CPLD能够识别的数字信号。AD9054的构成框图如图6所示。内部2.5 V参考同时连接参考电压和模拟信号输入负端 $\bar{A Ι Ν}$ ,模拟信号输入正端接待采样的模拟信号。AD9054取AIN和 $\bar{A Ι Ν}$ 之间的差值进行转换,其模拟采样范围为-512 mV～512 mV,即采样窗口范围是以2.5 V为中心参考的1 V范围。

2.4 其它部分

网口部分采用LAN91C111,具有内部8 k的收发FIFO缓存,集成IEEE802.3/802.3u-100Base-TX/10Base-T接口。VGA部分采用330 M速率的3路集成10位高速视频D/A转换器,能够将处理结果直接显示到显示器上。USB部分同时支持OTG方式和从方式,能够通过USB接口进行数据传输。

3 软件设计

Stratix-II系列FPGA支持第二代Nios嵌入式软核Nios-II。Nios-II使用32位的指令集结构,支持JTAG调试逻辑,定位于广泛的嵌入式应用,支持多种FPGA器件,能够实现处理器、外设、存储器和I/O口的合理组合。在FPGA上采用Nios-II软核的软件开发流程如图7所示。

高精度地测量光纤光栅反射波长的位移量是光栅解调的关键,对A/D采样数据的高效处理是高精度测量光纤光栅反射波长的位移量的关键,寻峰算法更是对采样数据进行高效处理的关键。基于文章上节中对解调器硬件性能指标的分析,本文在综合考虑算法复杂性和可行性的基础上,采用基于一般多项式拟合的最小二乘法数据拟合作为寻峰算法,执行步骤可归纳为以下几步[7]:

(1)由A/D采样得到的数据确定拟合多项式的次数n;

(2)计算 $\sum_{i = 0}^{m} x_{i}^{j} (j = 0, 1, \dots, 2 n)$ 和 $\sum_{i = 0}^{m} x_{i}^{j} y_{i}$ 中的各个元素的值(j=0,1,…,2n);

(3)由2中得到的各个元素,求出a0,a1,…an;

(4)写出拟合多项式 $p_{n} (x) = \sum_{k = 0}^{n} a_{k} x^{k}$ ,得到a0,a1,…an后,A/D采样所得数据的拟合多项式可表示为[8]:

$f (x) = a_{0} + a_{1} x + a_{2} x^{2} \dots \dots + a_{n} x^{n} (1)$

则拟合多项式的一阶导数为:

$f^{'} (x) = a_{1} + 2 a_{2} + 3 a_{3} x^{2} \dots \dots + n a_{n} x^{n - 1} (2)$

令f′(x)=0,则方程的解即对应拟合多项式的峰值位置。

在一个调制波形周期内A/D采样的数据都存储在SRAM中,每个数据由采样时间x和采样值y组成。采样数据中必然会包含由各种干扰而导致的误差值,如图8(a)所示。采样数据的理想波形已知,该波形由若干段不同次数的多项式组合而成,故可按照步骤1确定次数n。然后按照步骤2计算出 $\sum_{i = 0}^{m} x_{i}^{j}$ 和 $\sum_{i = 0}^{m} x_{i}^{j} y_{i}$ 。步骤3从步骤2的计算结果中得到a0,a1,…an。步骤4根据a0,a1,…an得到如1式的拟合多项式,该多项式所对应的曲线如图8(b)所示,去除了原始采样数据中的大部分干扰和误差值。对多项式求导后得到如2式的一阶导表达式,并计算出使之为0的x值,此值就是采样到峰值数据的时间,进而可以得到波形峰值所在位置和位移量。

4 结论

目前整个系统运行状况良好,光栅解调器正处于整体性能测试阶段。高速D/A实际产生的F-P调谐滤波器三角波调制信号的频率≥2 000 Hz,高速A/D芯片在每个调制周期内对应光栅反射波长信号的实际采样速率为200 MHz,即每个波形周期时间内的采样点数接近100 000个。F-P调谐滤波器工作在O波段(1 260～1 360 nm),其自由光谱范围FSR为100 nm,因此解调器的测量精度可达到1 pm(100 nm/100 000)。

参考文献

[1]Bilodeau F.An all-fiber dense-wavelength-division multiplex-er/demultiplexer using photo-imprinted Bragg gratings[J].IEEE Photon Technol Lett,1995,5(12):388-390.

[2]Baumann I.Compact all-fiber add-drop-multiplexer usingfiber Bragg gratings[J].IEEE Photon Technol Lett,1996,8:1331-1333.

[3]Dongl.Novel add/drop filters for wavelength-division-multi-plexing optical fiber systems using a Bragg grating assistedmismatched couper[J].IEEE Photon Technol Lett,1996,8:1656-1658.

[4]Kersey A D,Berkoff T A,Morey W W.Multiplexed fiberBragg grating strain-sensor system with a fiber Fabry-Perotwavelength filter[J].Opt Lett,1993,18(16):1370-1372.

[5]Melle S,Liu K X,Measures R M.A passive wavelength de-modulation system for guided-wav Bragg grating sensors[J].IEEE Photo Tech Lett,1992,4(5):516-518.

[6]任海峰,常存,孙尚子,等.基于FPGA的嵌入式系统设计[M].西安:电子科技大学出版社,2008.

[7]金一庆,陈越.数值方法[M].北京:机械工业出版社,2000.

高速高精篇2

摘要：CS5381中Cirrus Logic公司生产的120dB、192kHz高性能立体声24位∑-△ A/D变换器，文中介绍了CS5381的性能特点及其在高速高精度采集系统中的应用，给出了由两片AD5381和ASP、FP-GA及FIFO存储器构成的四通道并行数据采集系统的设计方法和测试结果，该系统在混场源电磁法接收机中已经得到了很好的应用。

关键词：CS5381;DSP;FPGA;并行数据采集系统

1 引言

在弱信号检测仪器开发过程中，选用高精度的A/D转换芯片往往可以给设计带来方便。一般情况下，在对宽频带弱信号进行检测时，(本网网收集整理)不仅要求ADC具有大动态范围，同时对ADC的采样速率也提出了更高的要求。CS5381是目前市场上动态范围和采样速率两项指标都很突出的一款24位ADC，它的推出为设计高速高精度采集系统提供了一个较好的解决方案。

2 CS5381的主要性能特点

CS5381是Cirrus Logic公司推出的120dB、192kHz高性能立体声模数转换芯片。该芯片采用24引脚TSSOP或SOIC封装，其引脚排列如图1所示。该芯片采用5V工作电源。它的内部集成了一个可直接与5～2.5V逻辑电平接口的电平转换器、一个可消除直流偏移量的高通滤波器、一个线性相位数字抗混叠滤波器和溢流监测器。CS5381所具有的这些特性使其在高品质音频处理和精密测控等领域都得到了很好的应用。

CS5381的主要性能特点如下：

●具有24位转换精度;

●采样速率可以达到192kHz;

●具有120dB动态范围;

●可工作于5V模拟电压和3～5V逻辑电压;

●兼容2.5～5V逻辑电平;

●带有线性相位抗混叠滤波器;

●采用差动模拟信号输入方式;

●具有主、从两种工作模式;

●内置数字高通滤波器。

图2

CS5381使用起来非常方便，可工作在主、从两种模式下。模式选择可通过管脚2(M/ S)来进行。当M/ S引脚为高电平时，CS5381工作在主模式(Master Mode)，此时LRCK(其频率等于采样速率)和SCLK是输出管脚;而当M/ S为低电平时，CS5381工作在从模式(Slave Mode)，该模式下，LRCK和SCLK变成输入管脚。如需改变CS5381的采样率，只需控制芯片的MDIV、M0和M1这三个管脚的逻辑电平即可。表1所列是主时钟为24.576MHz时，不同控制方式时采样速率的对照表。

表1 CS5381采样率控制对照表

MDIVM1M0采样速率(Hz)10048K10196K110192K0/111Reserved010384K

通常24位ADC都会产生一个微小的直流偏移，在CS5381内部有一个数字高通滤波器，可以通过给管脚HPF提供一个低电平使该滤波器有效，这样，芯片可以消除直流偏移。另外芯片还带有溢流监测器，当模拟信号的输入电压幅度过大而致使ADC转换溢出时，相对应的管脚LFV变低，因此，在该管脚与电源之间接一个发光二极管，就可以直观地显示出模拟输入是否溢出，从而根据需要调整前端放大电路的增益。

CS5381的模拟信号为差动输入方式，因此，它的前端要有一个简单的模拟调理电路。CS5381的转换结果是24位补码形式的串行数据，且左右通道交替输出，可用LRCK的高低电平进行区分。输出数据有两种格式：左对齐和I2S。图2是CS5381的两种数据传输时序。

3 四通道并行采集系统的设计

图3所示是一个四通道并行采集系统的整体框图，该系统主要由TMS320VC33(以下简称VC33)、两片CS5381、一片FPGA(EPF10K10)和一个大容量FI-FO存储器构成。采集系统与主机的通讯采用USB接口。系统中的一片CS5381工作于主模式，另外一片则工作在从模式下，这样可以保证两片ADC工作时严格同步。

在基于CS5381的采集系统中，如何实现CS5381与TMS320VC33的接口是一个关键问题。具体的设计方案有两种：其一，由于CS5381采用同步串行数据输出方式，而TMS320VC33具有多通道缓冲串口(McBSP)，因此，可以较为容易地实现二者的硬件连接。其二是通过CPLD/FPGA设计串并转换电路，并把CS5381输出的.串行数据转换为并行数据，然后由TMS320VC33通过扩展IO对数据进行读取。这两种方案相比，第一种方案比较简单，但系统要设计四个独立的同步采集通道，并要使用两片CS5381，而TMS320VC33只有一个McBSP，所以此方案无法采用。第二种方案实现起来相对比较麻烦，硬件成本也较大。它通过把每片CS5381的串行数据转换成8位并行数据并经FIFO缓存，然后由TMS320VC33通过中断和DMA方式对四个通道的转换数据进行读取。

串并转换电路设计是CS5381和TMS320VC33接口电路的核心部分，它负责将CS5381输出的串行数据转换为并行数据并存储在FIFO中，同时产生相应的FIFO写信号。具体设计时，应当考虑以下三个问题：

(1) 对于CS5381在左右通道的数据，除了24位转换结果数据外，还应输出一个8位的附加信息，因此，输出一道数据时，总共有32个时钟输出，而最后8位数据是无用的，这样，就需要有一个禁止逻辑来防止8位附加数据也写入到FIFO中。

(2) 由于串行输出时钟SCLK在CS5381工作期间是一直存在的，因此，在启动和结束串并转换时，应该有一个控制逻辑来使串并转换电路只有在LR-CK的上升沿(或者下降沿)触发下才能进行数据转换，以保证左右通道数据顺序的确定性。

(3) 转换电路要有使能控制，以便控制信号的采集时间。

4 测试结果

该采集系统利用标准信号源进行正弦信号采集测试，下面是对两种频率的正弦信号进行测试的结果分析。其中第一种测试结果如图4所示。对于10kHz的正弦信号，CS5381的主时钟MCLK为24.576MHz、它具有64倍的过采样率(采样速率fs=MCLK/64=192kHz)，采样时间T为1ms。由采样结果和功率谱可以看出：系统中的CS5381采样数据在频率域的动态范围在120dB以上。

图5

把系统采样速率fs设置为384kHz时，对75kHz正弦信号的采样结果及功率谱估计如图5所示，由采样结果可以看出：CS5381可以在384kHz的采样速率下对更高频率的信号进行采样，但从功率谱可以看出，此时动态范围及信噪比都在80dB左右，可见采样精度有较大幅度的降低。若要完成更高频率信号的采样，在对采样精度要求不是特别高时，可以考虑采用这种方式。

高速高精篇3

摘要：针对带钢表面缺陷检测系统的速度滞后，精度偏低等问题，在分析成像理论和图像检测理论的基础上，设计并实现了一种带钢表面缺陷高速高精度在线检测系统，该系统首先采用大功率半导体均匀发光激光器技术、高速线扫描成像技术和基于图形处理器的Gabor纹理滤波技术实现了高速高分辨率的图像采集和处理，然后采用基于嵌套循环的K-折交叉验证、信息增益率和BP神经网络方法构建了高准确率的分类器，以达到对带钢表面缺陷高速高精度在线检测，实验结果表明，该系统满足了现有带钢生产速度的要求，具有较高的精度和准确率。

关键词：图像采集和处理；图像检测；Gabor纹理滤波；神经网络

DoI：10.15938/j.jhust.2016.06.009

中图分类号：TPl83；TP391.4

文献标志码：A

文章编号：1007-2683（2016）06-0044-06

0.引言

钢铁企业为了提高竞争力，对带钢的生产提出了新的要求，也对带钢表面检测系统提出了更高的要求，既要有更高的检测速度还要有更加准确的检测精度，而与此同时，跟随机器视觉技术的发展，带钢表面检测系统也得到了广泛的研究与应用，主要研究包括：①光源技术，由于带钢检测对光源要求频度高、体积小，这限制了传统光源在其应用，激光具有方向性好、亮度高、体积小等优点，被广泛应用于带钢检测应用中，国内的徐科等提出热轧钢检测中用绿光作为激光光源，但激光照明需解决均匀性问题.②扫描技术，由于电荷耦合元件（charge-coupled device，CCD）能够实现实时检测，成为目前研究和应用的主流技术，但是，CCD电荷耦合器需在同步时钟的控制下，以行为单位一位一位地输出信息，速度较慢，而互补金属氧化物半导体（complementary metal oxide semiconductor，CMOS）光电传感器采集光信号的同时就可以取出电信号，还能同时处理各单元的图像信息，速度比CCD电荷耦合器快很多，③图像处理算法，受限于带钢加工过程的特性，带钢表面呈现出随机纹理的特点，对于随机纹理图像的处理分析，目前常用的方法有共生矩阵法、频域滤波法、分形法等，作为频域滤波法的代表，二维Gabor滤波器有着与生物视觉系统相近的特点，广泛应用于纹理图像的处理分析，但是，CPU很难满足现在的带钢检测的实时要求，④分类算法，特征选择的主流算法是主成分分析和信息增益，主成分分析存在特征向量方向不一致的问题，而且如何确定主成分存在主观性，信息增益可以衡量特征的優劣，利用它可对特征进行排序，方便后面的特征选择，但信息增益适用于离散特征，信息增益率既适用于离散特征也适用于连续特征，被广泛应用于特征选择的过程中，图像分类算法主流算法包括支持向量机和BP神经网络，支持向量机不适用于大样本的分类问题，BP神经网络方法具有能够解决非线性分类问题，对噪声不敏感等优点，被广泛应用于带钢检测中，如王成明等提出的基于BP神经网络的带钢表面质量检测方法等，但是BP神经网络的超参的设定往往具有随机性，这严重影响了分类效果。

本文首先介绍了带钢表面缺陷高速高分辨率成像系统的设计，针对光源的不均匀性、图像处理速度慢等问题，提出改进方法，然后介绍了分类器的构建，针对样本划分的随机性、特征选择的随机性以及BP神经网络超参设定的随机性问题，做出改进，最后介绍试验结果。

1.带钢表面缺陷高速高分辨率的成像系统的设计

1）大功率半导体均匀发光激光器技术，激光能够保证带钢表面缺陷的检出率，本系统选用808mm半导体激光器作为照明源，出光功率可达30w，亮度可达1500流明，激光照明需解决均匀性的问题，本文采用了基于鲍威尔棱镜的激光线发生办法，解决了激光照明的均匀性问题，其光路如图1所示。

该方法首先在激光聚焦位置放置圆形球面透镜，负责将发散的激光束汇聚成准平行光，同时控制光柱的粗细，然后，利用鲍威尔棱镜的扩散效果对圆柱的一个方向进行扩束，最终形成激光线，为保证亮度及宽度的适应性，激光器出光口距离圆透镜、鲍威尔棱镜的距离可以精密调整，为了降低反射亮度损失，在透镜表面镀上808±5nm的T≥99%的增透膜。

GPU的算法分为两个流程：训练过程主要针对无缺陷图像进行，通过训练完成纹理图像的背景建模，一方面消除背景变化带来的干扰，另一方面形成有效的Gabor卷积参数，以便在检测过程中得到最优的检出效果.检测过程对实际拍摄的缺陷图像进行分析，首先按照GPU的核心数和缓存大小对图像进行分解，本文所有GPU的核心数为1024，显存2G，因此将原始图像分解为1000块，分别加载到1000个核心中，同时并发运行卷积运算.最后将各个窗口的卷积结果合并到一起，得到完成的滤波结果，最后借助于背景模式，将背景的干扰消除，得到干净的缺陷区域。

3）成像系统，根据缺陷检测的精度要求（1800m/min的检测速度，0.25mm的精度），带钢的规格要求（1900 mm规格），对带钢进行成像系统设计，基于互补金属氧化物半导体（CMOS）的成像芯片具有速度快，用电低等优势，选用两个4K线扫描CMOS相机作为成像核心器件，选用Camera Link Full接口作为数据输出，两个4K扫描中间重叠100mm作为图像拼接区，两组线激光光源与线扫描组成系统的主要成像模块，成像系统结构如图3所示。

2.构建分类器

检测缺陷类别及其特征描述如表1所示：

1）训练集和样本集划分.主要缺陷类别有5个，每个类别收集样本7000，共计35000个样本，为了避免训练集和样本集划分的盲目性，采用10一折交叉验证的方式划分训练集和测试集，即将样本集分成10份，从中选1份为测试集，剩下的为训练集，如图4所示，究竟选择哪一份作为测试集，需在后面的嵌套循环中实现。

2）特征选择，缺陷区域的长度、宽度、面积、区域对比度等共计138个特征形成初始特征集合，利用信息增益率来对各个特征排序。

上述各循环组合在一起就是一个嵌套循环，其N-S盒图如图5所示，最外层是测试集和训练集的10折交叉验证，第1层是确定最优的特征数，第3层是确定最优的隐含层节点数，第4、5层是确定最优的输入层和隐含层、隐含层和输出层的初始权值。

经以上循环，确定D3作为测试集，最优特征数为23个，最优的隐含层节点数是46个，同时也确定了最优的初始权值，对应的3层BP神经网络的网络模型如图6所示。

3.实验结果

1）鲍威尔棱镜与柱透镜进行对比在实际工作距离1.5m处，采用0.1m为间隔使用光功率计测试光源功率，如图7所示，横轴为测试点，纵轴为测试点的光功率。实验表明，鲍威尔棱镜均匀性优于柱透镜。

2）Gabor滤波方法与其他方法比较将动态阈值法+Blob分析法（方法A）和灰度共生矩阵纹理背景消除法（方法B）两种方法与Gabor滤波方法进行比较，如图8所示.由于缺陷与背景灰度相近（图（a）），致使方法A缺陷丢失（图（b）），由于缺陷与背景纹理相近（图（d）），致使方法B产生噪声（图（e）），Gabor方法取得了不错的效果（图（e）、（图（f）））。

3）GPU与CPU比较以4096×4096的图像为例，选10幅有代表性图像，利用CPU（最新的intel◎i7-2600处理器，4核8线程，2.6GHz，内存8G）和GPU（nVidia◎GTX970，4G緩存显卡）进行Ga-bor运算，计算时间如表2所示，GPU计算效率明显优于CPU，其中CPU的平均耗时为290.4ms，而GPU的平均耗时为31.7ms。

4）检测效果在产线速度为1775m/min，最小检测缺陷的尺寸为0.25mm的检测系统中，对带钢的主要4种类型缺陷进行检测统计，检测结果如表3所示。

可计算出整体检出率99.9%，检测准确率99.4%。

4.结论

高速高精篇4

文中设计了一种加入预充电技术的正反馈比较器,其主要优势是提高了比较器的工作速度和比较精度,并有效地降低了失调电压和功耗。

1 电路结构设计

文中介绍的比较器总体电路,如图1所示。该比较器主要由预放大级、判断级和输出级构成。

该比较器的预放大级采用有源负载的差分放大器。它的主要作用是将比较电压转换成比较电流,并将其进行差分放大。由于三极管与一般的MOS管相比,其失调电压比较小,并且对于电压的变化反应更灵敏,所以该比较器利用三极管Q1和Q2的基极作为电压比较信号的输入端,以此来减小该比较器的失调电压并提高其精度,比较器的输入电容由Q1和Q2决定。MOS管M17和M20的栅极输入为输出信号Out和XOut,构成正反馈环路,用来提高比较器的工作速度。MOS管M18和M19为预充电管,其栅极电压始终为偏置电压VBIAS,因此,M18和M19的漏极(即Q1和 Q2的集电极)电压始终被抬高到某一电位(假设为分别为VP1和VP2)。当输入变化时,由于VP1、VP2的电位始终保持在一定的电位,处于最高最低电压之间,因此输出电压对输入电压变化的响应速度会更快。次级放大管由MOS管M6和M7组成。

该比较器的判断级是由MOS管M11～M14组成具有正反馈的电流比较器,它能分辨出很小的输入信号差,而且具有回滞效应可以抑制信号上的噪声[1,2,3]。预放大级将电压转换成电流信号,输出到判断级的电流比较电路中,判断级的电路图,如图2所示。

该电路将M11和M14的栅极交叉互联,构成正反馈,提高判断电路的增益。假定Io1远远大于Io2,则MOS管M11和M12导通,M13和M14截止。假设其放大系数β11=β12=βo1,β13=β14=βo2,其中,βx=μoCoxWx/Lx,则Vo2约为0 V;因为 $V_{o 1} = \sqrt{2 Ι_{o 1} / B_{o 1}} + V_{Τ Η Ν}$ ,所以 $V_{o 1} = \sqrt{2 Ι_{o 1} / B_{o 1}} + V_{Τ Η Ν}$ 。

如果Io2增大,Io1减小,当M12的漏源电压等于M8的VTHN时,电路的输出状态发生转换,此时M13管分得本来流过M11的电流,这样M11的漏源电压开始下降并最终导致M12截止。在Io2增大,Io1减小过程中,当M12的漏源电流增大到某一数值时,M12的漏源电压也会上升到VTHN,这个临界的电流值为该电流的临界点,也是输出电压发生转换的临界点,即

$Ι_{o 2} = \frac{β_{o 1}}{2} (V_{o 1} - V_{Τ Η Ν})^{2} = \frac{β_{o 2}}{β_{o 1}} Ι_{o 1} (1)$

状态变换后,致使M12截止,M13导通。对于Io1增大,Io2减小的情形,其转换点可以由式(2)表示

$Ι_{o 2} = \frac{β_{o 2}}{β_{o 1}} Ι_{o 1} (2)$

其中,比较电流Io1、Io2之间的关系为

$Ι_{o 1} + Ι_{o 2} = \frac{W_{6}}{W_{5}} Ι_{s} (3)$

Io1与输入的比较电压之间的关系为

$Ι_{o 1} = \frac{W_{6}}{W_{5}} [\frac{g_{m}}{2} (V_{Ι} - V_{R E F}) + \frac{Ι_{s}}{2}] (4)$

其中,gm为Q1或Q2的跨导,Is为差分三极管的尾电流。

比较器的输出级的主要作用是将判断级的输出信号转换成逻辑电平(0 V或5 V),它是由MOS管M9、M10、M15和M16组成差分比较放大器再加两级推挽反相器构成。由判断级输出的电压Vo1和Vo2分别加到NMOS管M16和M10的栅极,经过差分比较放大器之后再经过两级推挽反相器的整形之后输出信号Out和XOut,输出信号又加入输入端构成正反馈环路,提高了比较器的翻转速度。

比较器的精度主要受输入失调电压和比较器的增益与影响。失调电压Voff=Voff1+Voff2/AV01,由于比较器预放大级的输入端是三极管,所以其失调电压Voff1较小;由于在预放大级加入了正反馈,差分信号经过有源差分放大器之后,大大提高了其增益,所以Voff2/AV01也较小。

考虑图1中预放大级输出节点VG5的增益,可以利用小信号等效电路,如图3所示进行分析,求解出电压增益Gm为

$G_{m} = \frac{V_{Ο}}{V_{Ι Ν}} = \frac{- g_{Ο_{1}}}{g_{m_{5}} + 1 / r_{Q_{1}} + 1 / r_{Ο_{5}}} = g_{Q_{1}} (1 / g_{m_{5}} + r_{Q_{1}} + r_{Ο_{5}}) (5)$

仿真结果,如图4所示,增益约为34 dB。

2 仿真结果

采用典型的TSMC 0.6 μm 硅CMOS工艺模型,利用Cadence进行模拟仿真。比较器采用,如图1所示的结构,电源电压为5 V,偏置电流I1为5.6 μA,三极管Q1、Q2采用典型NPN模型,MOS管的参数,如表1所示。

仿真结果表明:比较器的延时为0.069 μs,精度为20 mV,如图5所示。在5 V电源电压条件下,功耗0.776 5 W。

文中设计的比较器,其反馈环路和预充电结构不仅可以提高比较器的响应速度,而且对比较器的精度也产生了很大的影响,若去掉反馈环路和预充电结构后,其精度也大大降低。

为了能够更好地说明反馈环路和预充电结构对比较器的精度的影响,在比较器的两个输入端分别加入中心电平在2.5 V的正弦信号和三角波信号,从仿真结果可以看出,加入反馈环路和预防大结构前比较器精度约为60 mV,加入后为约20 mV,精度提高了40 mV。如图6所示,其中,(a)为输入比较信号,(b)为未加入反馈环路和预充电结构时的输出信号,(c)为加入反馈环路和预充电结构时的输出信号。

3 结束语

文中介绍了一种高速、高精度的CMOS比较器,由于加入了正反馈环路和预充电结构,使得比较器的性能有了很大的改善,比较器的响应速度较高,延迟时间为0.069 μs,比较器的精度仅有20 mV,在5 V电源电压条件下,该比较器的功耗为0.776 5 W。由仿真结果可以看出,文中设计的比较器性能比未改进前有了较大的改善,是一种可供参考的比较器结构。

摘要：采用预充电技术和合理的反馈结构设计了一种比较器,与一般的比较器相比,该电路具有更快的响应速度,更高的精度和灵敏度,较小的失调电压和较低的功耗。该比较器采用典型的TSMC0.6μm硅CMOS工艺模型,利用Cadence进行模拟仿真。结果表明,比较器的延时为0.069μs,精度为20mV,在5V电源电压下,功耗为0.7765W。

关键词：预充电,正反馈,响应速度,失调电压

参考文献

[1]李亮,臧佳峰,徐振.高速低功耗钟控比较器的设计[J].半导体技术,2008,33(1):11-14.

[2]刘涛,杨文荣,冉峰.一种高速高分辨率CMOS比较器[J].微计算机信息,2006,22(4):2-4.

[3]杨赟秀,罗静芳,宁宁,等.新型高速低功耗CMOS预防大锁存比较器[J].微电子学,2006,36(2):37-40.

[4]王江燕,来新泉,傅启昌.一种频率可调振荡器的设计[J].电子科技,2007,20(4):9-11,15.

[5]Behzad Razavi.Design of Analog CMOS Integrated Cir-cuits[M].Xi an:Publishing House of Xi an Jiaotong University,2003.

高速高精篇5

凝结水占火力发电厂锅炉给水总量的90%以上[1], 其质量的好坏对机组的安全和高效运行起到了至关重要的作用。对湛江电力有限公司而言, 高速混床的利用度不高, 基于对单位三期项目的长远考虑, 展开了对高速混床的研究。

目前, 我国凝结水精处理的除盐系统分为2种, 高速混床以及由阳床和阴床串联而成的复床结构。其中, 高速混床以其运行流速高, 出水水质好等特点, 成为应用最为广泛的精处理除盐系统。近年来, 随着机组参数和容量的不断增大, 对凝结水品质的要求也越来越高。因此, 提高高速混床周期制水量成为了优化精处理过程中必不可少的环节。

1 高速混床的运行现状

一般来说, 在凝结水精处理系统中, 高速混床的工作过程可分为3个阶段, 依次是氢型循环阶段、氢型循环向氨型循环转变阶段以及氨型循环阶段[2]。第一阶段是氢型循环阶段, 凝结水中的Na+、NH+4几乎全部被阳树脂所吸收, 直到有Na+、NH+4漏出;第二阶段是转变阶段, 也称氨化阶段, 出水中开始出现NH+4, 并且含量不断增多, 进而达到峰值, 此时, Na+浓度也达到最高, 但仍在正常的指标范围内;最后是氨型循环阶段, 进水口和出水口的Na+、NH+4含量几乎相等, 随着工作的推进, 最终阳树脂被完全氨化, 出水口处阳离子超标, 电导率等指标不再符合要求。此时, 需对树脂进行再生, 然后重新投入使用。根据工作阶段不同, 高速混床的运行方式分为氢型 (H/OH) 运行和氨型 (NH4/OH) 运行2种。目前, 我国大多数高速混床的运行方式仍为前者, 但是其存在制水周期短、周期制水量少、环境污染大和经济效益低等缺点。氨型运行方式可有效解决上述问题, 但要求树脂再生质量高、凝汽器密封性能好等, 这就限制了其应用和推广。因此, 寻求2种运行方式的结合, 提高精处理凝结水的质量及周期制水量, 成为了国内外研究的重点。

2 现存问题分析

2.1 氢型运行方式周期制水量少

为了减少系统中的水、汽腐蚀, 并维持凝结水较高的pH值, 常在给水和凝结水中加入一定量的NH+4。与凝结水中其他种类的阳离子相比, 凝结水中所含NH+4的比例最大。高速混床采用氢型方式运行时, 阳树脂基本上全部用于去除NH+4, 而且NH+4的含量越高, 阳树脂消耗越快, 同时氢型树脂转换成氨型树脂, 失去了对Na+的交换能力。此时, 需要对失效的树脂进行再生后才能重新投入使用。因此, 氢型运行周期短, 周期制水量也较少。去除的NH+4又需要在后续工艺中重新加入, 造成资源、能源的浪费。

2.2 氨型运行方式要求高

采用氨型方式运行的高速混床, 可有效地增加周期制水量, 但是, 其对精处理的工序也有较高的要求。有研究表明, 混床氨型运行的条件是阴阳树脂分离度达到99.9%以上, 否则无法保证出水质量[3]。这就对树脂的再生提出了严峻的考验。在实际操作过程中, 由于客观条件的限制, 经常出现树脂分离不彻底、树脂混合不均匀、阴阳树脂分层以及树脂再生过程中输送不完全等现象。这些因素都阻碍了混床以氨型方式的正常运行, 缩短了混床的运行周期, 使混床的周期制水量严重减少。

3 提高周期制水量的途径

3.1 延长氨化运行时间

从氨型运行方式的特点可以看出, 高速混床从氢型循环阶段转变为氨型循环阶段后, 仍然可以继续工作, 并保证出水质量, 从而大大延长了混床的工作时间。与此同时, 氨型循环阶段并未去除凝结水中的有益成分NH+4, 节省了NH+4的补充量, 节约了自身运行的费用。因此, 尽量延长高速混床的氨型循环工作时间, 对周期制水量的提高有很明显的帮助。但是, 要实现高速混床的氨型运行, 还要满足再生剂质量好, 再生工艺成熟精确, 凝汽器密封性能好以及进水和再生液中Na+含量不能过高等条件。近年来, 国内外对高速混床氨型运行均有研究, 并取得了一定的进展。山西兴能发电有限公司通过延长混床氨型运行时间, 并不断优化工艺, 使得周期制水量由最初的7～8万t提高到现在的13～14万t, 运行周期明显加长。河北西柏坡发电责任有限公司通过对2台机组实行氨型运行, 使制水周期从6～8天延长到25～40天, 同时平均每年节省24.5万元的药品费以及将近50万元的除盐费用。事实表明, 高速混床的氨型运行有效提高了凝结水精处理系统的周期制水量, 对节省资源, 提高经济效益起到了积极的作用。

3.2 树脂的选择

树脂的分离与混合效果, 是选择树脂的主要考虑因素。由于树脂的分离与混合直接影响树脂的质量和交换能力, 进而影响到凝结水的品质和产水量, 因此在选择树脂时, 应综合考虑2种效果的作用, 做到二者兼顾。在保证树脂能够充分分离的情况下, 还应具有一定的混合能力。另外, 树脂的强度也是需要考虑的因素。破碎的树脂容易在树脂交界处形成混脂层, 可用漂洗等办法去除树脂中不符合要求的小颗粒和树脂碎屑, 以减少混杂。

3.3 树脂的分离与混合

离子交换树脂是高速混床的核心部分, 是出水品质和产水量的保证。高速混床运行过程中, 离子交换树脂的交换容量逐渐达到饱和, 失效的树脂需停止工作, 在对其进行分离、再生、混合均匀后, 投入下一个工作周期。在分离过程中, 如果阴阳树脂分离不彻底, 造成树脂混杂, 那么混杂的阴树脂会接触成分为强酸的阳再生剂, 形成氯型树脂;而混杂的阳树脂则会接触成分为强碱的阴再生剂, 形成钠型树脂。这就造成树脂再生质量的降低, 同时也增加了循环体系中Na+、Cl-的含量, 必然导致出水质量下降以及周期制水量减少。为解决上述问题, 在分离过程中, 通常需要根据实际工况, 选择合适的分离塔和分离技术, 如高塔分离法、锥塔分离法、中间抽出法及浮选分离法等。采用改变流量反洗分层的方法以及借助科学的检测技术, 也有助于树脂的完全分离。分离再生后的树脂, 需要重新混合, 若混合不均匀, 由于阴阳树脂的比重差别, 会出现阳树脂在下部较多, 阴树脂在上部较多的情况。此时, 碱性凝结水会很快耗尽上部的阳树脂, 并与阴树脂直接接触, 从而干扰树脂正常的离子交换过程, 同时降低凝结水的pH, 不利于周期制水量的提高。因此, 可以从树脂的选择入手, 确保其均匀性, 并将再生后的树脂运输至混床后进行二次混合, 以提高其混合效果。由于分离和混合自身的不同特点, 因此, 在实际操作过程中, 要综合考虑2种因素的影响。

3.4 树脂的再生方式

再生工艺使失效的树脂重新具备交换能力, 继而可以投入到下一个工作周期中使用。为了得到较高的再生度, 选取的再生液应有较高的纯度以及合适的离子浓度。河北省电力研究院的孙小军等[4], 通过对负压再生、满水再生、倒U型排水再生和负压再生的分析与比较指出, 倒U型排水再生方式不存在调整液位和再生液向再生管道上部水空间扩散的问题, 也不受大气压变化的影响, 是一种较为先进的设计理念。

3.5 日常工作规范

除了以上提及的4点, 人为因素对提高混床周期制水量的影响也是不可避免的。凝结水中通常含有氧化物、碎屑等杂质, 会加速树脂的失效过程, 造成系统堵塞及运行减缓, 使得周期制水量大大减少。因此, 需要在高速混床前添加前置过滤器, 将杂质去除, 从而保证混床中的树脂充分用于离子交换, 延长混床的工作周期。公司应对操作人员进行专业培训, 提高其专业水平, 尤其是对运行指标的控制能力。另外, 采用自动控制和监测也是一种可取且高效的办法。

4 结语

由于高速混床在凝结水精处理系统中的大规模应用, 其周期制水量得到了高度的重视。综上所述, 针对不同的实际情况, 采取相应的措施, 可以很好地改善高速混床的工况, 显著提高其周期制水量。高速混床会随着周期制水量的提高而得到进一步的推广和应用, 为电厂机组凝结水的精处理提供有力的支撑和保证。

参考文献

[1]张铁, 韩倩倩.提升火电厂凝结水精处理系统运行质量的措施[J].净水技术, 2011 (4)

[2]王欣, 张昕.凝结水高速混床的特性及运行终点探讨[J].甘肃科技, 2012 (11)

[3]陆继民.精除盐运行床周期制水量少的原因探讨[J].浙江电力, 2003 (6)

高速高精篇6

关键词：腰轮转子,三次NURBS样条曲线,微直线段,S曲线加减速

0 引言

腰轮流量计是一种新型流量计,用于各种清洁液体的流量测量,计量准确度高,可应用于大流量测量。腰轮转子是腰轮流量计最关键的零件,其截面轮廓曲线由两段曲线组成:摆线和圆弧。圆弧可以由数控系统圆弧插补加工来实现,摆线目前一般采用微小直线段拟合插补加工来实现。但是,采用微小直线段拟合插补不仅代码量巨大,微小直线段间的不连续性破坏了曲率光滑性,而且每一个微小直线段都要加减速,会导致速度和加速度的不连续,存在加工效率低及振动问题[1,2],不能实现腰轮转子高速度、高精度加工目标。要实现腰轮转子高速高精度加工的需要,提高加工效率,必须采用新的插补算法。本文首先建立了腰轮转子三维数字化实体模型,然后提出采用三次NURBS样条曲线插补替代微直线段拟合插补方法,采用S曲线加减速控制策略重新规划进给速度,以实现高速度、高精度要求下的腰轮转子加工目标。

1 腰轮转子数字化建模分析

1.1 腰轮转子的轮廓曲线

两腰轮转子啮合图见图1[3]。标准腰轮转子端面曲线对称的1/4曲线由两段曲线组成,一段曲线为半径ρ的圆弧,另一段曲线为与圆弧相啮合的摆线等距线,两腰轮转子的中心距为2r,腰轮转子转角为θ,腰轮转子轴心与齿顶齿廓曲率中心之间的距离为a。

由齿轮啮合原理,可推导出腰轮转子在图1所示坐标系下的直角坐标方程[4]为

1.2 腰轮转子数字化实体建模过程

基于腰轮转子轮廓曲线方程,通过三维软件,可建立腰轮转子三维实体模型。在Pro/E中建立的腰轮转子三维实体模型如图2所示。

2 插补算法

2.1 NURBS曲线插补算法

NURBS曲线插补算法是已知曲线参数,根据插补周期T和当前位置Ci=(x(ui),y(ui),z(ui))计算出下一个插补周期的位置Ci+1=(x(ui+1),y(i+1),z(ui+1))的算法。NURBS曲线是节点矢量u的函数,u是时间t的函数,所以插补的问题就转换为求下一插补时刻ti+1时参数ui+1的问题。

在参数空间,曲线轨迹参数u的插补计算可由二阶泰勒级数表示[5],即

对于参数的插补,本文采用了参数快速递推的近似算法来预估新插补点的参数。具体方法是,以参数对时间的一阶差分替代微分[6],即

代入二阶泰勒级数展开式(式(2)),可得出新插补点的参数递推估算公式:

由于T很小,所以式(5)的估算具有相当高的精度,而这种直接在参数域递推参数的算法迭代式避免了求导的计算,大大简化了原算法迭代式(式(2)),而且式(5)具有快速递推的功能,有效缩短了参数插补计算在每一插补周期中所占用的时间。

2.2 三次NURBS曲线S曲线加减速减速点的确定算法

在零件加工过程中,进给速度是影响加工质量的关键因素,只有保证进给速度稳定,才能保证加工零件表面质量[7]。在曲线曲率半径很小的区域,速度改变可能超出机床的加减速能力,对机床产生冲击。

为调整小曲率半径区域曲线进给速度,采用S曲线加减速控制方法重新规划进给速度。图3所示为S曲线加减速过程,整个过程由加加速、匀加速、减加速、匀速、加减速、匀减速及减减速7段组成。S曲线加减速控制算法可实现加减速过程中加速度连续变化,有效减小冲击和振荡。

在S曲线加减速规划中,算法的核心问题是减速点的确定问题[8]。本文算法中,引入新的标志量,即以NURBS曲线的节点矢量u代替长度来进行减速点的判断。首先根据进给速度v、加速度a、加加速度j、系统插补周期T计算出S曲线加速插补过程的时间。在加速插补过程中,不断预测下一插补周期的速度vnext,当下一插补周期的速度vnext达到进给速度vF时,加速插补过程结束,插补算法记下此时节点矢量u的值,记为uAmax,插补过程随后进入匀速插补阶段,同时根据式(5)不断计算下一周期节点矢量u的值,当|u|>|1-uAmax|时,利用S曲线加减速控制算法速度对称性原理可知,插补过程就从匀速插补阶段进入减速插补阶段。

3 腰轮转子NURBS插补算法仿真误差和精度分析

本文模拟仿真和数控加工试验转子为直径为80mm的转子,具体设计尺寸参数如表1所示。

本文用MATLAB软件来仿真分析腰轮转子摆线段NURBS插补算法误差和精度。参数设定为:NURBS曲线次数k=3,插补周期T=1ms,允许最大弓高误差h=1μm,允许最大加速度amax=7500mm/s2,允许最大加加速度jmax=300 000mm/s3,进给速度vF=300mm/s。转子摆线段NURBS插补速度曲线见图4,摆线段NURBS插补加速度曲线见图5,最大加速度为7500mm/s2。摆线段弓高误差曲线见图6,由图6可知,摆线段最大弓高误差为0.9μm。通过模拟仿真,摆线段插补时间为146ms。

本文摆线段采用40段微直线拟合而成,进给速度为48mm/s,摆线段微直线拟合插补速度曲线见图7,由图7可知,摆线段最大插补速度为48mm/s。摆线段微直线拟合插补加速度曲线见图8,由模拟仿真可知,最大加速度为3556mm/s2。摆线段弓高误差曲线见图9,由图9可知,摆线段最大弓高误差为3μm。通过模拟仿真,插补时间为1074ms。

模拟仿真试验表明,三次NURBS曲线高速高精度插补算法与微直线段拟合插补算法相比插补速度有了很大提高。本文三次NURBS曲线插补算法插补速度能够达到18m/min,能够满足高速加工的要求,而微直线拟合插补由于插补速度频繁升降,不能达到较高速度,本文微直线拟合插补速度只能达到2.88m/min,不能实现高速加工的要求;三次NURBS曲线插补算法插补加速度曲线是一个连续变化曲线,而微直线拟合插补加速度曲线是经常突变的曲线,所以三次NURBS曲线插补算法能够有效减小对机床的冲击和振荡;插补时间明显缩短,模拟仿真结果表明,三次NURBS曲线插补时间为微直线拟合插补时间的七分之一;插补精度也有了很大提高,三次NURBS曲线插补算法最大弓高误差不到微直线拟合插补算法三分之一,能够实现高精度加工要求。

4 数控加工试验

腰轮转子的加工试验采用两种方案:①采用微直线拟合插补算法加工,数控系统采用FANUC 0i-MD控制系统,采用改造后的数控插齿机进行数控插削加工,数控加工试验参数设定为:进给轴最大进给速度10m/min,进给轴最大加速度0.5g(g为重力加速度),加工过程如图10所示,加工好的腰轮转子表面如图11所示。②采用三次NURBS曲线高速高精度插补算法加工,控制系统是采用集成本文算法自主开发的数控系统,采用改造后的四轴加工中心进行数控铣削加工,同时对加工中心进给系统进行了升级改造,使进给系统能够达到高速度高加速度要求,改造后的进给系统进给速度能达到30m/min,最大加速度能达到1.5g,加工过程如图12所示,加工好的腰轮转子表面如图13所示。

经过加工试验,两种插补算法摆线段插补时间和加工时间的比较如表2所示。由于在腰轮转子高度方向上往复切削运动需要耗费较长时间,所以加工时间与插补计算时间相比耗费时间较长。由表2可知,三次NURBS曲线插补算法加工时间与微直线拟合插补算法加工时间相比时间缩短了三分之二。

加工试验表明,采用三次NURBS样条曲线插补加工腰轮转子的速度与采用微直线拟合插补加工腰轮转子的速度相比有了很大提高。由图11和图13比较可知,表面光滑性等表面质量指标也有了明显提升。同时,本文采用的三次NURBS样条曲线插补算法不涉及被插补曲线的一阶、二阶导数和曲率半径等复杂计算,算法实现具有通用性,对于加工一些特殊曲线和曲面也具有一定的借鉴意义。

5 结语

本文建立了腰轮转子三维数字化实体模型,同时结合NURBS曲线作为一种参数曲线的特殊性,提出了一种三次NURBS曲线高速高精度插补算法。通过摆线段与微直线拟合插补算法模拟仿真和数控加工试验比较,三次NURBS曲线插补算法能够保证良好的插补速度和精度,能够满足腰轮转子高速高精度加工的需要。

参考文献

[1]Lin M T,Tsai M,Yau H T.Development of a Dynamics -based NURBS Interpolator with Realtime Look-ahead Algorithm[J].International Journal of Machine Tools & Manufacture,2007,47: 2246-2262.

[2]孙海洋,范大鹏.基于进给速度引导曲线的参数曲线实时插补器[J].中国机械工程,2009,20(1):29- 34. Sun Haiyang,Fan Dapeng.Research on Curved Path Real—time Interpolator with Feedrate Guide Curves [J].Chinese Mechanical Engeering,2009,20(1):29- 34.

[3]李特文.齿轮啮合原理[M].2版.卢贤占,译.上海:上海科学技术出版社,1984.

[4]吴国玢,戴薇.介质黏度对腰轮流量计测量精度影响的理论预测[J].计量学报,1990,7(11):203-211. Wu Guobin,Dai Wei.Theory Prediction on Medium Viscosity for Roots Flowmeter Measure Accuracy Influenced].Acta Metrologica Sinica,1990,7(11): 203-211.

[5]Cheng M Y,Tsai M C,Kuo J C.Real-time NURBS Command Generators for CNC Servo Controllers [J].International Journal of Machine Tools & Manufacture, 2002,42:801 -813.

[6]游有鹏,王珉,朱剑英.NURBS曲线高速高精度加工的插补控制[J].计算机辅助设计与图形学学报, 2001,13(10):943-947. You Youpeng,Wang Min,Zhu Jianying.An Interpolator for NURBS C urve Machining with High-Speed and High Accuracy[J].Journal of Computer—aided Design & Computer Graphics,2001,13 (10):943-947.

[7]潘海鸿,杨微,陈琳,等.全程S曲线加减速控制的自适应分段NURBS曲线插补算法[J].中国机械工程,2010,21(1):190-195. Pan Haihong,Yang Wei,Chen Lin,et al.Adaptive Piecewise NURBS Curve Interpolator Algorithm for Entireness Process S—curve ACC/DEC Control[J].Chinese Mechanical Engeering,2010,21(1):190-195.

高速高精篇7

传统的的数据采集往往采用单片机或DSP作为控制器,控制ADC、存储器和其他外围电路的工作。但由于单片机本身的指令周期以及处理速度的影响,难以达到多通道高速数据采集系统的要求,DSP虽然可以实现较高速的数据采集,但其速度提高的同时,也提高了系统的成本;并且单片机和DSP的各种功能要靠软件的运行来实现,执行的速度和效率较低,软件运行时间在整个采样时间中占很大的比例[1]。随着科学技术的发展和数据采集系统的广泛应用,人们对数据采集系统提出了越来越高的要求,特别在雷达、气象、地震预报、航空航天、通信等领域里,现场信号具有重要的作用,这些信号的主要特点是实时性强、数据速率高、数据量大、处理复杂、运算量大。传统的数据采集方法很难满足系统的要求。在高速多路数据采集系统中,利用FPGA技术可以克服上述单片机或DSP的不足之处,满足系统对实时性和同步性的要求[2]。

2 FPGA技术

现场可编程门阵列(FPGA)是在PAL、GAL、EPLD等可编程器件的基础上进一步发展起来的。FPGA时钟频率高、内部延时小、运行速度快、全部控制逻辑由硬件完成。它本身集采样控制、处理、缓存、传输控制、通信于一个芯片内,编程配置灵活、开发周期短、系统简单,具有高集成度、体积小、低功耗、I/O端口多、在线系统编程等优点[3]。

近年来,超大规模集成电路不断发展,尤其超大容量FPGA技术发展突飞猛进,其在嵌入式系统设计中占据着越来越重要的地位[4]。它不需要昂贵的EDA设计工具,大大降低了设计门槛,FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题,而且其开发周期短,开发软件投入少,芯片价格不断降低,对于小批量、多品种的产品需求,使FPGA成为首选。

3 高速交替并行采样技术

受ADC变换器芯片发展水平的限制,目前单片ADC很难同时做到高速率和高精度采样。为了解决单片ADC芯片难以同时满足高速高精度这一矛盾,现在通常采用多片相对低速的高精度ADC拼接来提高系统的总采样速率[5]。而目前比较流行的做法是由多片A D C采用时间交替的方法来实现。图1是M片ADC并行交替时间采样的结构图,其作如下:

(1)采样信号同时到达每片ADC的输入端。

(2)整个系统的采样率为,共有M个采样通道,每一路的采样率为。

(3)相邻通道之间的采样时间间隔为,则合并输出后的数据率可达到。

这种结构由于A D C在制造过程中不能保证完全一致和布线等原因,会引入通道失配误差。而且随着器件的老化和温度的变化,误差是在变化的,所以这些误差需要重新校正。随着FPGA的发展,其处理速度越来越快,采用高效算法,这种高速采样的数字信号就可以在FPGA中实现实时的校正[6]。

4 系统设计

4.1 系统方案

本系统要用三片ADC芯片拼接构成高速高精度的数据采集系统,要对通道失配误差进行测量,选取合适的正弦信号做自测,分别计算出系统的误差。由FPGA控制系统完成时钟芯片的配置,数据的缓冲,NiosⅡ软核的误差计算以及后端的校正。

4.2 器件选择

4.2.1 FPGA芯片

本系统选用Altera公司Cyclone飓风系列型号为EPIC6Q240的芯片,该芯片是一款高性价比的FPGA芯片,工作电压为1.5V,其存储器密度可达5980个逻辑资源;拥有足够多的I/0引脚,支持多种不同的I/0标准;有较大容量的RAM,可以被方便的配置成RAM、ROM、FIFO等,可以很容易的实现数据存储;内嵌2个锁相环(PLL);有丰富的端口资源,支持多种电平标准,应用广泛[7]。

4.2.2 ADC芯片

ADC芯片是数据采集系统的核心器件,数据采集系统的性能在很大程度上取决于ADC芯片的性能[8]。根据系统要求,选用了ADI公司的AD6645AST-85。它是采用CMOS技术的高速、高性能、单片集成的14位模数转换器,其最高采样频率可达85MSPS。

4.2.3 时钟管理芯片

在系统设计中,产生高纯度低抖动固定相差的时钟信号是实现的关键。所以本系统选用ADI公司的时钟管理芯片AD9512,它可以控制改变其输出信号的增益值,控制调节信号输出的延迟,支持多片的同步,实现多路输出的信号同步[9]。

4.2.4 NiosⅡ软核

NiosⅡ软核是Altera公司开发的嵌入式软内核,可以在FPGA内部利用通用的逻辑资源实现。NiosⅡ嵌入式处理器具有完全可定制特性和性能[10]。32位的NiosⅡ软核,结合外部闪存以及大容量存储器,可构成一个功能强大的32位嵌入式处理器系统。

4.3 系统的具体实现

根据要求,系统的工作过程如下:FPGA上电后对AD9512写入控制字完成对时钟管理芯片的配置。外部正弦采样信号自身的四分频信号和输入信号同时加载到模拟开关的两个输入端口,通过射频变压器将单端输入信号转换为差分信号,同时输出给三片ADC6645的采样信号输入端口。采样时钟信号通过射频变压器将单端输入信号转换为差分信号,送入时钟管理芯片AD9512,由AD9512对时钟信号三分频,并对其分别移相使其三路信号相差为固定的120°。将三路时钟分别送入三片ADC6645的时钟端口,这样就实现三片ADC6645进行时间交替采样。时钟通过对其自身四分频后送到模拟开关。当系统一上电,由FPGA控制模拟开关,将测试信号选通,系统开始自测。自测时首先在FPGA中存储一定量的样本点,接着NiosⅡ软核取出样本点进行计算,计算完成以后把参数返回到FPGA,FPGA开始配置校正模块,完成配置以后FPGA控制模拟开关选通外部输入信号,断开测试信号,FPGA开始对采集的外部输入信号进行实时校正后输出。系统的实现框图如图2所示。

由于FPGA片内的存储器的容量有限,所以设计中采用了SDRAM作为外部存储器。在使用NiosⅡ软核时,要在FPGA内部建立相应的功能模块,由于系统中有大量的数据处理,而NiosⅡ内核中建立的片内RAM资源有限,所以在运算时,要先将数据读入到SDRAM中运算。而为了存储NiosⅡ内核的计算程序,而不至于掉电时丢失,故而将NiosⅡ内核的程序存于FLASH之中,所以相应的配置了FLASH的控制模块。

4.4 FPGA控制系统的工作流程

FPGA控制系统是整个数据采集系统的核心,在FPGA内部主要是完成时钟芯片的配置,数据的缓冲,NiosⅡ软核的误差计算以及后端的校正。FPGA内部主要的工作流程如图3所示。

5 结语

本文中将FPGA作为整个数据采集系统的控制核心和传输桥梁,采用了多片ADC并行时间交替采样的结构来完成对输入信号的采样,在FPGA中嵌入NiosⅡ软核对通道失配误差进行估算,并在后端单片FPGA中对其进行校正后输出,实验证明校正后系统的性能得到了明显提高。

参考文献

[1]马明建,周长程.数据采集与处理技术[M].西安:西安交通大学出版社.2001.

[2]赵泽才.基于FPGA的SOC设计技术研究[D].长沙:国防科学技术大学.2006.

[3]王俊雄.基于FPGA及NIOS的嵌入式系统应用研究[D].西安:西南交通大学.2006.

[4]徐海军,叶卫东.FPGA在高性能数据采集系统中的应用[J].计算机技术与应用.2005,25(1):40～43.

[5]宋勇,李清宝,白燕等.高精度实时数据采集系统的实用设计[J].微计算机信息.2005,21(6):66-68.

[6]林长青,孙胜利.基于FPGA的多路高速数据采集系统[J].电测与仪表学报.2005,42(5):52-54.

[7]肖金球,冯翼,仲嘉纛.高速多路实时数据采集处理系统设[J].计算机工程.2004,30(24):180-181.

[8]吴继华,王诚.Altera FPGA/CPLD设计(高级篇)[M].北京:人民邮电出版社.2005-07.

[9]李伯成.嵌入式系统可靠性设计[M].北京:电子工业出版社.2006.

高速高精篇8

信息采集技术应用极为广泛, 在工农业生产、科学研究、国防现代化、消费娱乐等各行各业都有大量应用, 是现代信息技术的三大支撑技术之一, 在信息系统中是首要的基础的一环[1]。信息采集技术的优劣影响着信息传输和信息处理的质量。随着全社会信息化水平的提高, 业界对信息采集技术提出了更高的要求。速度和精度是衡量信息采集技术优劣程度的关键指标, 设计高速高精度的信息采集系统具有重要的实用价值。

1 硬件设计

考虑信息采集系统对高速高精度的要求, 本文利用TI公司的浮点DSP芯片TMS320C6713B作为处理器。TMS320C6713B是TI公司继C62X系列定点DSP芯片后开发的一种32bit新型浮点DSP芯片, 该芯片的内部结构在C62X基础上改进, 具有如下特点: (1) 处理速度快, 工作主频最高可达到300MHz, 峰值运算能力为2400MIPS/1800MFLOPS; (2) 硬件支持IEEE格式的32bit单精度与64bit双精度浮点操作; (3) 集成了32×32bit的乘法器, 其结果可为32bit或64bit; (4) C62X指令无需任何改变即可在C6713B上运行[2]。

要完成高精度的信息采集需要高精度A/D转换芯片, 本文中选用MAXIM公司的MAX1403。其主要特点为: (1) 精度为18bit (480SPS) , 16位无漏码, INL:±0.001%; (2) 自带恒流源输出, 可方便的与传感器相连; (3) 供电电压为3.3V, 方便应用于DSP系统中; (4) 低功耗; (5) 3个全差分测量通道, 2个额外的全差分校正通道; (6) 片内可编程的增益放大器, 1~128倍放大; (7) 过采用技术和数字滤波器; (8) SPI串口输出。MAX1403的内部原理框图如图1所示[3]。

图1中, 左边是模拟电压输入、恒流源输出和参考电压输入。模拟电压输入后, 经多通道选择器的开合, 切换至一对缓冲器, 之后进入可编程放大部分, 放大倍数为1~128。右边包含了SPI接口电路控制单元、CLK时钟模块以及数字滤波器等。

C6713B自带2个Mc BSP接口, 该接口能与SPI格式的串口连接。当Mc BSP用于时钟停止模式时, 即为SPI模式。在本文中, 采用Mc BSP的时钟停止模式实现C6713B与MAX1403的无缝连接。C6713B与MAX1403电路连接如图2所示。

MAX1403的OUT1、OUT2接口提供了2路200μA恒流源, 可用于为传感器提供电源, 这使其在工业测量应用中能简化电路设计。在工业控制中常需要采集温度信号。热电偶是常用的温度传感器, 本文采用热电偶将温度转化为电压, 并由MAX1403将获取的电压转化为数字形式。热电偶与MAX1403的电路连接如图3所示。

热电偶的输出信号较微弱, 在将信号输入电路前, 应防止电磁、环境温度等的干扰, 可采用屏蔽线。在将热电偶转换后的电压输入电路后, 还需进行滤波和放大处理。图3中热电偶和MAX1403间的RC滤波电路可滤除热电偶信号中的干扰信号。MAX1403内部的可编程放大器可将信号放大到适当的幅值。

利用MAX1403还可以构成热电阻测量电路和传感器桥式测量电路, 综合考虑系统的可扩展性, MAX1403的电路设计如图4所示。

2 软件程序设计

该信息采集系统的软件设计主要包括MAX1403初始化、C6713B的Mc BSP初始化、C6713B通过Mc BSP读写数据等模块, 各模块的主要程序如下:

2.1 MAX1403初始化

void Init_max1403 (void)

{

INT MY_GS1, MY_GS2, MY_GS3, MY_TF1, MY_TF2, MY_TF3;

MY_GS1=0x0A;MY_GS2=0x00;MY_GS3=0x00;

MY_TF1=0x00;MY_TF2=0x00;MY_TF3=0x00;

Mcbsp_write (0x10) ;

Mcbsp_write (MY_GS1) ;/*写全局设置寄存器1*/

Mcbsp_write (0x20) ;

Mcbsp_write (MY_GS2) ;/*写全局设置寄存器2*/

Mcbsp_write (0x30) ;

Mcbsp_write (MY_GS3) ;/*写全局设置寄存器3*/

Mcbsp_write (0x40) ;

Mcbsp_write (MY_TF1) ;/*设置转换寄存器1*/

Mcbsp_write (0x50) ;

Mcbsp_write (MY_TF2) ;/*设置转换寄存器2*/

Mcbsp_write (0x60) ;

Mcbsp_write (MY_TF3) ;/*设置转换寄存器3*/

}

2.2 C6713B的Mc BSP初始化

void Mc Bsp0_init ()

{

write_reg (SPCR1, 0x4001000) ;

delays (10) ;

}

2.3 C6713B通过Mc BSP写数据

void Mcbsp_write ()

{

* (DXR11) =data0;//写数据到DXR11寄存器

}

2.4 C6713B通过Mc BSP读数据

void Mcbsp_read ()

{

* (DXR11) =0x0;

data0=* (DRR11) ;//从DXR11寄存器中读取数据

}

3 结语

MAX1403具有很高的AD转换精度, 能提供2路恒流源, 且片内集成有数字信号滤波器和可调增益放大器, 这些特点使其特别适合于高精度的信息采集, 结合C6713B高速的信号处理能力, 本文设计了一种高速高精度的信息采集系统, 并以工控领域常用的温度信息采集为例给出了该系统的应用实例。

参考文献

[1]孙传友, 张一.感测技术基础[M].3版.北京:电子工业出版社, 2011.

[2]Texas Instruments, Inc., TMS320C6713B floating-point digital signal processor.Literature Number:SPRS294B, 2006[Z].

高速高精篇9

日前, 德州仪器 (TI) 宣布推出可针对单通道与多通道逐次逼近寄存器 (SAR) 与Δ-Σ模数转换器 (ADC) 实现最高精度数据转换的新型全差动放大器产品系列, 能够满足工业、医疗以及音频等各种应用的需求。THS4521、THS4522以及THS4524可提供业界最佳的性能功耗比, 非常适用于需要高分辨率、高精度以及出色动态范围的应用, 如压力表与流量计、测震设备以及心电图机等, 而且还可满足对功率要求严格的电池供电设备与其他应用的要求。THS452x的主要特性与优势如下:

·与同类竞争产品相比, 静态流耗仅为一半 (单位通道为1.14 mA) , 而断电电流可降低至1/22 (20μA) ;

·可将带宽提高超过30%, 支持145 MHz与490 V/us的压摆率, 无需提高系统功耗即可缓冲并放大信号;

·可在输入电压噪声仅为4.6 nV/rtHz的情况下将动态范围/灵敏度提高44%, 实现最小化失真;

·可针对TI SAR与Δ-ΣADC提供高性能缓冲, 满足高精度低功耗系统的要求;

·输出共模控制可实现便捷的DC耦合, 而负轨输入与轨至轨输出功能则可简化设计工作, 缩短开发时间;

·既接受+3 V~+5 V的单电源供电, 也接受±1.5 V~±2.5 V的双电源供电, 可实现电源的高灵活性;

·支持单、双以及4配置选项, 可节省板级空间。

THS452X系列的所有产品均已开始供货。THS452x产品既可减少放大器的数量, 节省板级空间, 减少放大器与电路匹配的问题, 同时还尽可能将功耗降至最低。

本文来自 360文秘网(www.360wenmi.com)，转载请保留网址和出处

【高速高精】相关文章：

高精度加工04-30

高精度轨道梁05-01