高精度AD转换器LTC1606及其应用

高精度AD转换器LTC1606及其应用（通用3篇）

篇1：高精度AD转换器LTC1606及其应用

高精度AD转换器LTC1606及其应用

摘要：介绍了一种高精度单通道16位并行输出A/D转换器LTC1606的功能特点和工作过程，给出了LTC1606与DSP芯片TMS320LF2406A的硬件接口方法以及和数据采集相关的`主要汇编源程序。

关键词：LTC1606 DSP 数据采集

1 LTC1606的主要特点

LTC1606是LINEAR公司生产的具有采样保持功能的16位高速ADC。该ADC分辨率高，采样速率高、功耗小，可在高精度的数据采集系统中广泛应用。其主要特点如下：

●含有16位采样保持功能的模数转换器;

●250kHz采样速率，信噪比达90dB;

●信号输入范围为±10V;

●采用单5V电源供电，典型功耗为75mW;

●片内自带基准源，也可以外接基准源;

●片内自带同步时钟;

●采用28脚SSOP封装;

●带有和MCU兼容的16位并行输出端口。

2 LTC1606的引脚介绍及使用说明

2.1 LTC1606的引脚介绍

LTC1606的引脚排列图如图1所示，各引脚功能及使用说明如下：

VIN：模拟量输入端，使用时应通过200Ω的电阻连接到需转换的模拟输入，满量程为±10V;

AGND1、AGND2：模拟地;

REF：2.5V基准源输入端，通常接2.2μF的旁路钽电容，也可以接外部基准源;

CAP：基准缓冲输出，应接10μF电容旁路到地;

D15～D8：三态数据输出端，当CS为高或R/C 为低时，输出为高阻态;

DGND：数字地;

D7～D0：三态数据输出端，当CS为高或R/C 为低时，输出为高阻态;

BYTE：字节选择端，当BYTE端接低电平时，D15～D0按16位并行输出数据;当BYTE端接高电平时，高8位和低8位分两次并行输出;

R/ C：Read/Convert输入端，当CS为低时，在 R/ C端的下降沿启动采样保持器并进行模数转换，并在R/ C的上升沿将使能数据输出;

CS：片选端，当R/ C为低时，在CS引

[1][2][3][4]

篇2：高精度AD转换器LTC1606及其应用

1 AD7864的特点

AD7864是一款高速低功耗四通道同步采样单5 V供电的12位模数转换器。它包含一个1.65 μs逐次逼近ADC,四采样保持放大器,2.5 V电压参考,时钟振荡器,信号调理电路和一高速并行接口,它可以同步采样四路通道的输入信号以保持四路模拟输入的相对状态信息。AD7864可以接受的输入信号范围为:AD7864-1型为±10 V,±5 V;AD7864-2型为0～2.5 V,0～5 V;AD7864-3型为±2.5 V。模拟输入的过电压保护可以允许输入电压分别达到±20 V,+20 V/-1 V,+20/-5 V而对器件不产生损害或影响。通道选择可以通过软件或硬件进行选择。功耗低达90 mW,省电模式下可达20 μW。AD7864四通道同时工作时,最大采样率可以高达130 kHz。AD7864具有片内时钟、读写允许逻辑、多种通道选择方式及内部精确的2.5 V参考电压,这使得其与高速处理器的接口变得非常简单。

2 AD7864的工作原理

AD7864转换后的数据读取有两种方法,即转换中读取数据和转换后读取数据。转换中读取数据是在下一个通道转换结束之前读取前一个通道的数据。转换后读取数据是在全部通道均转换结束后,才读取数据。

转换中读取数据芯片可以达到最高的数据吞吐率。其具体工作过程如下:一次转换从转换起始信号/CONVST的上升沿开始,4个采样保持器进入保持状态,1.65 μs后,得到转换顺序中第一个通道的数据,每个通道的转换都有1.65 μs的间隔./EOC信号的下降沿便是每次转换的结束。BUSY输出信号表示所有选择通道转换都完成。每次/EOC信号变成低电平,执行一次读操作。

转换后读取数据的具体工作过程如下:当转换起始信号/CONVST上升沿时,4个采样保持器进入保持状态,开始对选择的通道采样。同时,BUSY输出信号被触发为高电平,并在转换过程中一直保持为高,当全部通道转换结束后,才变为低电平。/EOC信号在每一个通道转换结束时均有效。全部通道转换后的数据保存在AD7864内部相应的锁存器中。全部通道转换结束后,当片选信号和读信号有效时,就可以按照转换顺序从数据总线上并行读取数据。

3 DSP与AD7864的接口及应用

考虑到本系统实际应用中要求的工作电压、转换速度以及系统硬件设计的便利等因素,在硬件系统中选用AD7864-2。DSP选用TI公司的TMS320F2812。

3.1 DSP与AD7864的接口电路

本系统用DSP扩展两路模数转换通道,分别采集工作电流与工作电压信号(0 V～5 V),经线性光隔HCNR201送入模数转换器ADS7864进行模数转换,对ADS7864的数据采用74LVC4245电平转换(5 V与3.3 V之间)后接入DSP。DSP与AD7864接口电路图见图1。

线性光隔HCNR201可较好地实现模拟量与数字量的隔离,隔离电压峰值达8 000 V;输出跟随输入变化,线性度达0.01%。

通过将/HOLDX引脚拉低并保持最少15 ns,可启动一次转换,/BUSY输出端则变成低电平,转换结束后/BUSY变高。将/RD和/CS都拉低,则在转换完成后可将数据从并行输出总线读出。

ADS7864接入8M的外部时钟,转换时间为1.65 μs,相应的数据采集时间为0.35 μs,可以达到最高输出速率500 kHz。

3.2 模数转换的软件设计

DSP采样程序设计采用C++语言编程的方式。在本系统中,采用了同时采样模式,同时采样ADCINA0和ADCINA1,当BUSY信号有效时,DSP控制A0和A1通道开始进行数据转换,转换结束后在CS和RD有效时,数据可以通过并行接口读出。

具体程序如下:

4 结束语

在伺服控制系统中,采用高精度、高速度、低功耗的模数转换器AD7864对电流电压进行采集转换,实践证明,该电路具有良好的转换精度,运行稳定,完全能满足该系统数据采集的速度和精度要求。

摘要：在伺服控制系统中,电流反馈信号及电压反馈信号的采集、转换对提高系统的控制性能有着重要的作用,这就对采样精度及稳定性有了较高的要求,而AD7864则满足这一要求。基于此介绍了高精度4通道同步采样速率的12位A/D转换器AD7864的特点及其工作原理,以及在伺服控制系统中AD7864与DSP芯片TMS320F2812的接口及应用。

关键词：伺服控制系统,AD7864,模数转换器

参考文献

[1]万山明.TMS320F281X DSP原理及应用实例[M].北京:北京航空航天大学出版社,2007.

[2]智泽英,杨晋岭,刘辉.DSP控制技术实践[M].北京:中国电力出版社,2009.

篇3：高精度AD转换器LTC1606及其应用

内部结构及引脚功能

ADS1606的内部结构如图2所示，芯片由ΔΣ调制器、数字滤波器、I/O接口、FIFO、基准源和偏置电路等组成。表1示出了引脚名称及功能。

应用设计

作为一款高性能的ΔΣ模数转换器，ADS1606的过采样率在默认状态下为8，此刻的数据采样率是5MSPS，倍频模式（2XMODE）通过使过采样率缩减为4来达到10MSPS的采样速率。

度量输入信号和基准电压时，应考虑将相关引脚信号电平进行差分转换，输入信号电压VIN=（AINP-AINN），基准电压VREF=（VREFP-VREFN）。16位的并行输出数据总线可以直接与DSP芯片连接，方便用户接口设计。独立的数字I/O电源设计使芯片可灵活与其它逻辑芯片接口。

输入控制 （1）模拟输入（AINP,AINN）：ADS1606通过将差分转换后的输入信号电平VIN和差分转换后的基准电压VREF进行比较来进行数据量化。此外，对基准电源进行内部定标保证了输入信号电平VIN的最大幅值为1.545VREF。注意采样值是有符号数值，若A15为16位采样数据的最高位，则A15为符号位，A15=0表示正极性，A15=1表示负极性，其它15位与输入信号电平大小相对应。最大正极性输入信号的电平VIN为1.545VREF，相应的数字编码为7FFFH，最大负极性输入信号的电平VIN为-1.545VREF，相应的数字编码输出为8000H。

（2）基准源输入：无论选择内基准源或外基准源，基准电压VREF都等于VREFP和VREFN的差值，即：VREF=（VREFP-VREFN），VREFP和VREFN各有2个引脚（63，64和60，61），在使用前均应分别短接。

选择内基准源时，应将VREFN引脚置为低电平，以此激励内部电路产生基准电压，选择外基准源时则相应将VREFN引脚置为高电平。

（3）时钟输入：时钟输入由外部时钟源提供，时钟信号从CLK引脚输入并控制ΔΣ调制器的数据采样。此外，应选用晶振作为时钟源以实现最佳性能。

数据格式 16位输出数据以二进制补码形式存在，见表2。当输入正极性信号电平VIN超过1.545VREF时，相应的编码输出为7FFFH，同时OTR(溢出指示)引脚变成高电平，表示溢出。同样，输入负极性信号VIN低于-1.545VREF时，对应的编码输出为8000H，且OTR引脚变成高电平（溢出）。

数据输出控制 当DRDY引脚信号至波形下降沿时，输出数据有效。为激活输出数据总线， CS和RD引脚必须同时置为低电平，如表3所示。

模拟电源功耗及休眠模式 在RBIAS引脚和模拟地之间，需外接一电阻器RBIAS，用来设置模拟电流电平，如图3所示。表4为RBIAS与时钟频率、典型功耗的对应关系。如在电阻器RBIAS两端并联上电容将对内偏置电路产生干扰，在使用中应注意。

当停止采样时，通过将PD引脚置为低电平来启动休眠模式。进入休眠状态后，包括基准电压源在内的所有电路都被切断。为减小休眠状态时的数字电流，应停止CLK引脚的时钟信号输入。芯片内部，在PD引脚还连接了一个170kΩ的内置负载电阻。若不使用PD引脚，可将其直接接至IOVDD引脚。如果FIFO使能，则在退出休眠模式后还需对ADS1606复位。当退出休眠模式并开始采样时，基准源达到稳定状态约需15ms。待基准源稳定后，再经过100个DRDY信号周期（调制器和数字滤波器的调整稳定时间）方能获取有效数据。

2X模式 当2XMODE数字引脚为低电平时，过采样率为8（16位采样）；引脚为高电平时，过采样率为4（14位采样），且16位DOUT引脚都被激活。2X模式时，过采样率从8减到4使数据采样率加倍。当fCLK=40MHz时，数据采样率变为10MSPS。同时，群时延缩减到0.9μs，稳定时间变为1.3μs或13个DRDY信号周期。芯片处于2X模式时，噪声随过采样率的减小而增加，典型信噪比降为14dB，谐波失真基本不变。

应用实例 图4为ADS1606与TMS320C6000系列数字信号处理器的接口方式。数字信号处理器的ARE引脚负责读数据控制，CE2引脚对ADS1606进行选中。ADS1606的16位数据总线直接与DSP芯片的数据总线相连，简化了数据传送操作。ADS1606的DRDY引脚与DSP芯片的EXT_INT7引脚（外部中断管脚7）相连，可用以驱动CPU的外部中断7信号。

德克萨斯仪器公司提供的CCS集成开发环境，除可对TI的TMS320系列数字信号处理器进行功能强大的软件调试外，还为DSP芯片和模数转换器的接口提供必要的插件，大大方便了数据采集系统和信号处理系统的跨接和软件调试。

结束语