数字示波器设计与制作

第一篇：数字示波器设计与制作

实验三 IIR数字滤波器设计实验报告

一、 实验目的：

1. 通过仿真冲激响应不变法和双线性变换法 2. 掌握滤波器性能分析的基本方法

二、 实验要求： 1. 设计带通IIR滤波器

2. 按照冲激响应不变法设计滤波器系数 3. 按照双线性变换法设计滤波器系数 4. 分析幅频特性和相频特性

5. 生成一定信噪比的带噪信号，并对其滤波，对比滤波前后波形和频谱

三、 基本原理：

㈠ IIR模拟滤波器与数字滤波器

IIR数字滤波器的设计以模拟滤波器设计为基础，常用的类型分为巴特沃斯(Butterworth)、切比雪夫(Chebyshev)Ⅰ型、切比雪夫Ⅱ型、贝塞尔(Bessel)、椭圆等多种。在MATLAB信号处理工具箱里，提供了这些类型的IIR数字滤波器设计子函数。

(二)性能指标

1.假设带通滤波器要求为保留6000hz~~7000hz频段，滤除小于2000hz和大宇9000hz频段

2.通带衰减设为3Db,阻带衰减设为30dB，双线性变换法中T取1s.

四、 实验步骤： 1.初始化指标参数

2.计算模拟滤波器参数并调用巴特沃斯函数产生模拟滤波器

3.利用冲激响应不变法和双线性变换法求数字IIR滤波器的系统函数Hd (z)

4.分别画出两种方法的幅频特性和相频特性曲线 5.生成一定信噪比的带噪信号 6.画出带噪信号的时域图和频谱图

6.对带噪信号进行滤波，并画出滤波前后波形图和频谱图

五、 实验结果

模拟滤波器的幅频特性和相频特性： 10Magnitude0-5-10101010-210-1Frequency (rad/s)100101Phase (degrees)2000-200-21010-1Frequency (rad/s)100101

在本实验中，采用的带通滤波器为6000-7000Hz，换算成角频率为4.47-0.55，在上图中可以清晰地看出到达了题目的要求。

冲击响应不变法后的幅频特性和相频特性：

0Magnitude (dB)-100-20000.10.20.30.40.50.60.70.80.91Normalized Frequency ( rad/sample)Phase (degrees)5000-50000.10.20.30.40.50.60.70.80.91

Normalized Frequency ( rad/sample)

双线性变换法的幅频特性和相频特性： 0Magnitude (dB)-200-400000.10.20.30.40.50.60.70.80.91Normalized Frequency ( rad/sample)Phase (degrees)-500-100000.10.20.30.40.50.60.70.80.91

Normalized Frequency ( rad/sample)

通过上图比较脉冲响应不变法双线性变换法的幅频特性和相频特性，而在在幅频曲线上几乎没有差别，都能达到相同的结果。

下图为直接调用matlab系统内切比雪夫滤波器得到的频谱图：

0-100Magnitude (dB)-200-300-400-50000.10.20.30.40.50.6Normalized Frequency ( rad/sample)0.70.80.910-100-200Phase (degrees)-300-400-500-600-700-80000.10.20.30.40.50.6Normalized Frequency ( rad/sample)0.70.80.91

比较图一得知，都能达到相同的结果。

下图为对带噪信号进行滤波前后的时域和频域图：

脉冲相应不变法：

带噪信号时域波形50-500.511.5带噪信号的频谱图150100500-422.5x 103-3-3-2-10滤波信号的时域图123x 104420-200.51滤波信号的频谱图100500-4-3-2-10123x 10441.522.5x 10-3

当经过脉冲响应不变法设计的滤波器滤波以后，在通带内的波形得到了较好的恢复。频谱图中，噪声的频谱也显著的下降。

双线性变换法：

滤波信号的时域图210-1-200.51滤波信号的频谱图1.522.5x 10-3150100中心频率f=6500Hz500-4-3-2-10123x 1044

当经过双线性变换法设计的滤波器滤波以后，在通带内的波形得到了较好的恢复。频谱图中，噪声的频谱也显著的下降，但滤波效果没有脉冲响应不变法好。

演讲稿

尊敬的老师们，同学们下午好：

我是来自10级经济学(2)班的学习委，我叫张盼盼，很荣幸有这次机会和大家一起交流担任学习委员这一职务的经验。

转眼间大学生活已经过了一年多，在这一年多的时间里，我一直担任着学习委员这一职务。回望这一年多，自己走过的路，留下的或深或浅的足迹，不仅充满了欢愉，也充满了淡淡的苦涩。一年多的工作，让我学到了很多很多，下面将自己的工作经验和大家一起分享。

学习委员是班上的一个重要职位，在我当初当上它的时候，我就在想一定不要辜负老师及同学们我的信任和支持，一定要把工作做好。要认真负责，态度踏实，要有一定的组织，领导，执行能力，并且做事情要公平，公正，公开，积极落实学校学院的具体工作。作为一名合格的学习委员，要收集学生对老师的意见和老师的教学动态。在很多情况下，老师无法和那么多学生直接打交道，很多老师也无暇顾及那么多的学生，特别是大家刚进入大学，很多人一时还不适应老师的教学模式。学习委员是老师与学生之间沟通的一个桥梁，学习委员要及时地向老师提出同学们的建议和疑问，熟悉老师对学生的基本要求。再次，学习委员在学习上要做好模范带头作用，要有优异的成绩，当同学们向我提出问题时，基本上给同学一个正确的回复。

总之，在一学年的工作之中，我懂得如何落实各项工作，如何和班委有效地分工合作，如何和同学沟通交流并且提高大家的学习积极性。当然，我的工作还存在着很多不足之处。比日：有的时候得不到同学们的响应，同学们不积极主动支持我的工作;在收集同学们对自己工作意见方面做得不够，有些事情做错了，没有周围同学的提醒，自己也没有发觉等等。最严重的一次是，我没有把英语四六级报名的时间，地点通知到位，导致我们班有4名同学错过报名的时间。这次事使我懂得了做事要脚踏实地，不能马虎。

在这次的交流会中，我希望大家可以从中吸取一些好的经验，带动本班级的学习风气，同时也相信大家在大学毕业后找到好的工作。谢谢大家!

第二篇：基于LabVIEW的IIR-数字滤波器的设计

智能化测控技术课程设计

第二章

基于Labview虚拟滤波器的设计

2.1

labview简介

LabVIEW

是NI(National

INSTRUMENT，美国国家仪器)公司推出的一种基于G

语言的虚拟仪器(virtual

INSTRUMENT，VI)开发工具。LabVIEW

编程使用图形化语言，它是非计算机专业人员使用的工具，它为设计者提供了一个便捷、轻松的设计环境，因此，LabVIEW

在世界范围内的众多领域如航空、航天、通信、电力、汽车、化学等领域得到广泛应用。

LabVIEW

有两个基本窗口：前面板窗口和流程图窗口。编译环境下显示两个窗口，前面板用于放置控制对象和显示对象，控制对象相当于常规仪器的控制和调节按钮;前面板用于显示程序运行结果，相当于常规仪器的显示屏幕或指针。流程图窗口用于编写和显示程序的图形源代码，它相当于语言编程中一行行的语句，它由各种能完成一定功能的模块通过连线连接而成。当编写的LabVIEW

程序调试无误后，可将程序编译成应用程序。此时，设计的虚拟仪器可以脱离LabVIEW

开发环境，用户只需通过前面板进行控制和观测。

2.2

基于labview的数字滤波器设计

数字滤波器的传统设计过程可归纳为以下三个步骤：

(1)按照实际需要确定滤波器的性能要求。

(2)用一个因果稳定的系统函数(即传递函数)去逼近这个性能要求。此函数可以分为两类：即IIR

传递函数和FIR

传递函数。

(3)用一个有限精度的运算去实现这个传递函数。

FIR

滤波器设计实质是确定能满足要求的转移序列或脉冲响应的常数，设计方法主要有窗函数法、频率采样法和等波纹最佳逼近法等。目前，FIR

滤波器设计没有封闭的设计公式。虽然窗函数法对窗口函数可给出计算公式，但计算通带与阻带衰减仍无计算公式。FIR

滤波器的设计只有计算程序可循，因此对计算工具要求较高，不用计算机编程一般很难实现。

IIR

滤波器的设计源于模拟滤波器设计，它通过对低通滤波器进行模拟频率变换得到。常用的IIR

滤波器有巴特沃斯滤波器、切比雪夫滤波器、切比雪夫Ⅱ滤波器、椭圆滤波器和贝塞尔滤波器。目前，IIR

滤波器的设计可以借助模拟滤波器的成果，有封闭形式的设计公式，对计算工具的要求不高。

IIR

滤波器的设计虽然简单，但脱离不了模拟滤波器的设计模式，主要用于设计低通、高通、带通及带阻滤波器。而FIR

滤波器的设计要灵活得多，尤其是频率采样设计法更易适应各种幅度特性和相位特性的要求。

电力系统滤波器可以从电力信号中将所需频段的信号提取出来并将干扰信号滤除或大大衰减。利用LabVIEW

可以设计出满足电力系统需要的滤波器，利用LabVIEW

设计的IIR

数字滤波器前面板，前面板上有参数设置、波形显示两个区域。在参数设置区域有六个设置项：滤波器选择、滤波器类型、下截止频率、上截止频率、采样频率、阶次、纹波、衰减;选择的滤波器不同时，需要设置的项也不同。波形显示区域用于显示滤波前后的波形，在此区域可直观地看出滤波效果。

利用LabVIEW

实现的数字滤波，采用了图形语言编程，与采用文本语言编程相比，能缩短40%～70%的开发时间;与硬件仪器相比，又具有容易调整滤波器类型、降低成本、滤波效果直观等优点。基于LabVIEW

编写的程序还可以将其作为子程序在其他虚拟仪器系统中调用，大大增强了程序的通用性。

2.3

数字滤波器的选择步骤

LabVIEW

为设计者提供了FIR

和IIR

滤波器VI，使用起来非常方便，只需要输入相应的指标参数即可，不需要进行复杂的函数设计和大量的运算。滤波器VI

位于LabVIEW

流程图面Function>>Analyze>>SignalProcessing>>Filters

上。不同滤波器VI

滤波时均有各自的特点，因此它们用途各异。在利用LabVIEW

实现滤波功能时，选择合适的滤波器是关键，在选择滤波器时，可参照不同滤波器的特点，考虑滤波的实际要求来选择合适的滤波器。各种滤波器的特点及选择滤波器的步骤见下图。

图2-1

数字滤波器选择步骤

第三章

软件设计

3.1前面板的设计

在Labview环境下开发的应用程序称为VI(Virtual

Instrument)。VI是Labview的核心，有一个人机交互的界面——前面板，和相当于源代码功能的菜单框图程序——后面板组成，前面板是程序的界面，在这一界面上有控制量和显示量两类对象。在前面板中，控制量模拟了仪器的输入装置并把数据提供给VI的框图程序，例如开关、旋钮等，而显示量则是模拟了仪器的输入装置并显示由框图程序获得或产生的数据，例如用于显示波形的窗口等。后面板又称为代码窗口或流程图，是VI图形化的源程序，在流程图中对VI编程，以控制和操纵定义在前面板上的输入和输出等功能，流程图中包括前面板上没有但编程必须有的对象，如函数、结构和连线等[2]。

前面板如图3-1所示，由以下几个部分组成：参考信号的参数设置、待处理信号的参数设置、滤波结果的实时显示以及原始信号的波形图和滤波结果的波形图，可以设置参考信号的幅值和频率，也可以对3路正弦信号设置频率幅值和相位，程序成功运行后就可以从滤波实时显示区得到滤波结果的频率幅值和初相位，同时在波形显示区中也可以得到相应的波形，使结果更为直观地反映出来。

数字滤波器的前面板如下图所示。前面板用于设置输入数值和观察输出量，用于模拟真实滤波器的前面板。由于虚拟面板直接面向用户，是虚拟滤波器控制软件的核心。在设计这部分时，主要考虑界面美观、操作简洁，用户能通过面板上的各种按钮、开关等控键来控制虚拟滤波器的工作。实际中的待测信号可以由

数据采集卡实时采集滤波，也可以由数据采集卡采集后保存为LabVIEW所能够识别的文件形式，之后再由LabVIEW进行分析滤波。在这里用基本的信号(正弦波，余弦波，方波，锯齿波)来模拟原始信号。程序采用窗函数法的计算流程，将窗函数与需要滤波的信号进行卷积实现信号的滤波。使用者可对原始信号，

噪声信号和滤波器参数进行设置。原始信号的波形图，滤波的结果都可得到实时显示。这样，在程序成功的运行后就可以从显示区得到结果，使结果更为直观的反映出来。

图3-1

前面板的设计

3.2

流程图的设计

本数字滤波器的后面板即程序代码框图如图3-2所示。框图程序是由节点、端点、图框和连线四种元素构成的。节点类似于文本语言程序的语句、函数或者

子程序。框图中的每一个对象端点与前面板上的对象(控制或显示)一一对应。不同的线型代表不同的数据类型，在彩显上，每种数据类型还以不同的颜色予以强调。后面板如图3-2所示，后面板中的控件与前面板中的控件相对应，并且通过连线、添加程序以及加入各种信号等措施进行编程，实现自相关滤波的功能，同时通过在前面板设置各种不同的参数，成功地运行程序，实现所要求的目标，为了实现这一功能，笔者又添加了激励信号源、滤波器加法器和乘法器等各种运算器，经过运行程序，测试结果显示能够实现从一个包含多种频率成分的信号中提取出所需单一频率信号的功能，相当于实现了滤波，由于这种滤波的思路是从相关函数的定义出发的，因此成为相关滤波器。

在这里，用仿真信号发生器来模拟待测的信号，在实际中这个待测信号通常由数据采集卡采集得到，输入的待测信号为3路正弦信号的叠加，需要从中检测出20Hz的信号，这个测试VI实现了相关滤波过程的动态显示，使用了循环结构。

图3-2

滤波器的后面板

附录

图1

数字滤波器的输入输出信号波形

第三篇：数字钟的设计与制作 课程设计4

淮阴师范学院电子与电气工程系

课程设计报告

学生姓名 班

级 专

业 题

目

指导教师

2009 年 6 月

谷鹏

学 号

240701051

07级2班 电子信息科学与技术 数字钟的设计与制作

陈华宝

电子技术课程设计报告

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解在制作中用到的各种中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.

二、设计要求 ㈠设计指标

⑴时间以12小时为一个周期; ⑵显示时、分、秒;

⑶有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间; *⑷计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时; ⑸保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 ㈡设计要求

⑴画出电路原理图;

⑵自行装配和调试，并能发现问题和解决问题。

⑶编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

1.数字钟的构成

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

图1

电子技术课程设计报告

2.晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图(b)所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

图2

3.时间记数电路

一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端(高电平有效)。

秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可。CPA(下降沿有效)与1HZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的CPA相连。

秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中QC可作为向上的进位信号与分个位的计数单元的CPA相连。

图3

电子技术课程设计报告

图4

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的QD作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的QC作为向上的进位信号应与时个位计数单元的CPA相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用1片74HC390实现24进制计数功能的电路如图(d)所示。

图5二十四进制电路

另外，图(d)所示电路中，尚余-2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。

4.译码驱动及显示单元电路

选择74LS47作为显示译码电路;选择LED数码管作为显示单元电路。由74LS47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阳的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到74LS47芯片，再由74LS47芯片把BCD码转变为十进制数码送到数码管中显示出来。

5.校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，

电子技术课程设计报告

并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连;In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端则与分或时个位计时输入端相连。当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态;当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图(f)。

图6 带有消抖电路的校正电路

说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分

图7 *6.整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，发出报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，

电子技术课程设计报告

分别为

5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。

报时电路可选74HC30来构成。74HC30为8输入与非门。

四、元器件

1.四连面包板1块 2.共阳七段数码管6个 3.网络线2米/人 4.74LS47集成块6块 5.CD4060集成块1块 6.74HC390集成块3块 7.74HC51集成块1块 8.74HC00集成块2块 9.74LS08集成块1块 10.10MΩ电阻5个 11.300Ω电阻6个 12.30p电容2个 13.32.768k时钟晶体1个 芯片连接图

1)74HC00D

图8 2)74LS08

图9

电子技术课程设计报告

3)74HC390D

4)74HC51D

4) CD4060

图10

图11

电子技术课程设计报告

图12 5)74LS74

图13

电子技术课程设计报告

6)74LS47

图14 2.面包板的介绍

面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。 面包板的样式是：

电子技术课程设计报告

图15 面包板的注意事项：

1.面包板旁一般附有香蕉插座，用来输入电压、信号及接地。 2.上图中连着的黑线表示插孔是相通的。

3.拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。 4.面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。

五、各功能块电路图

数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

(一) 六进制电路

由74HC390、7400、数码管与74LS47组成，电路如图16。

U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AIO1IO337126DADBDCDD513OAOBOCODOE121110915141QA1QB1QC567V1 32Hz 5V141INA1INB21CLRIO21QD74HC390D43~EL~BI~LTOFOGVCCIO45V74LS47将十进制计数器转换为六进制的连接方法

图16

电子技术课程设计报告

(二) 十进制电路

由74HC390、7400、数码管与74LS47组成，电路如图17。

ComU3SEVEN_SEG_COM_KU1AIO1141INA1INB21CLR31QA1QB1QC1QD5677126DADBDCDD513OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT74LS47十进制接法测试仿真电路

图17

(三) 六十进制电路

由两个数码管、两74LS

47、一个74HC390与一个7400芯片组成，电路如图18。

74LS47

74LS47

图18

电子技术课程设计报告

(四) 双六十进制电路

由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位。

(五) 时间计数电路

由1个二十四进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与二十四进制电路相连即可，详细电路见图19。

VCC5VR6200ohmComR7200ohmComR8200ohmComR9200ohmComR10200ohmComR11200ohmComABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGVCC5VVCC5VVCC5VVCC5VVCC5VVCC5V1312111015141312111015141312111015141312111015141312111015141312111015U7OGBI/RBOU8OGBI/RBOU9OGBI/RBOU10OGBI/RBOU11OGBI/RBO14U12OGBI/RBO499999OAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOEOEOEOEOE9OEOFOFOFOFOFRBIRBIRBIRBIRBI7126354712635471263547126354712635471263131110131110356793567131110U13B2QDU14A1QDU14B2QD54U15A1QD9U15B2QD356791QA1QB1QC2QA2QB2QC1QA1QB1QC2QA2QB1QA1QB1QC1QD2QA2QB1CLR2CLR1CLR1CLR2CLR1INA2INA1INB2INBU18A74LS08D614141512151574LS390D74LS08D121474LS08D8142VCC5VR1J112U19A311213910U20R145-32.768kHz时计数9器810U21C108975O3O4O5O6O7O8O9U22RTCCTCRS111X2校时Key = A74LS00D12MRR25V45U19B6112364U21D12器分计数131146VCCR510MohmR412U24A4~1PR51Q1D312141315123J2U21A3574LS00DC130pF30pF校分Key = B12214214274LS51D6~1QO11O12O13R345m setU21B6~1CLR74LS74D4060BP开关在下，校准状态开关在上，正常工作74LS00DVCC5V图19

2CLR1INA2INA1INA1INB2INB1INB2INA2INBU13A2QCU18C109U18B2QCC25RBI74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCDOF213电子技术课程设计报告

(六) 校正电路

由74HC51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图20。

IO1VCC正常输入信号5V校正信号R1IO2U2C9108小时校正电路J110Mohm74HC00D注意：分校时时，不会进位到小时。U11111213910U2DKey = A12R210MohmIO313U2A8123时计数器IO574HC00D1123674HC00D正常输入信号校正信号R3U3A10Mohm12U2B456分计数器IO6IO44574HC00D74HC51D3J274HC00DKey = B分钟校正电路分校正时锁定小时信号输入R410MohmU3B456图中采用基本RS触发器构成开关消抖动电路，其中与非门选用74HC00;对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。74HC00D数字钟设计-校时电路部分

图20

(七) 晶体振荡电路

由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图21。

图21

电子技术课程设计报告

(八) 整点报时电路

由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图22。

说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分图22

六、总接线元件布局

整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。

七、电路原理总图

在原有的简图的基础上，按实际布局画了这张按实际芯片布局的接线图，如图23：

电子技术课程设计报告

VCC5VR6200ohmComR7200ohmComR8200ohmComR9200ohmComR10200ohmComR11200ohmComABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGVCC5VVCC5VVCC5VVCC5VVCC5VVCC5V1312111015141312111015141312111015141312111015141312111015141312111015U7OGBI/RBOU8OGBI/RBOU9OGBI/RBOU10OGBI/RBOU11OGBI/RBO14U12OGBI/RBO499999OAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOEOEOEOEOE9OEOFOFOFOFOFRBIRBIRBIRBIRBI7126354712635471263547126354712635471263131110131110356793567131110U13B2QDU14A1QDU14B2QD54U15A1QD9U15B2QD356791QA1QB1QC2QA2QB2QC1QA1QB1QC2QA2QB1QA1QB1QC1QD2QA2QB1CLR2CLR1CLR1CLR2CLR1INA2INA1INB2INBU18A74LS08D614141512151574LS390D74LS08D121474LS08D8142VCC5VR1J112U19A311213910U20R145-32.768kHz时计数9器810U21C108975O3O4O5O6O7O8O9U22RTCCTCRS111X2校时Key = A74LS00D12MRR25V45U19B6112364U21D12分计数器131146VCCR510MohmR412U24A4~1PR51Q1D312141315123J2U21A3574LS00DC130pF30pF校分Key = B12214214274LS51D6~1QO11O12O13R345m setU21B6~1CLR74LS74D4060BP开关在下，校准状态开关在上，正常工作74LS00DVCC5V图23

2CLR1INA2INA1INA1INB2INB1INB2INA2INBU13A2QCU18C109U18B2QCC25RBI74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCDOF213电子技术课程设计报告

八、总结

1. 实验过程中遇到的问题及解决方法

① 面包板测试,未遇问题。

② 七段显示器与七段译码器的测量，正常。 ③ 时间计数电路的连接与测试

在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至.

在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示.

④ 校正电路

在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至.

2. 设计体会

通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。

通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。

3. 对设计的建议

我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们进一步的进入状况，完成设计。

第四篇：数字钟的设计与制作 课程设计2

淮阴师范学院电子与电气工程系

课程设计报告

学生姓名 班

级 专

业 题

目

指导教师

2009 年 6 月

周顺

学 号

240701090

07级2班 电子信息工程 数字钟的设计与制作

陈华保

电子技术课程设计报告

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解在制作中用到的各种中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.

二、设计要求 ㈠设计指标

⑴时间以12小时为一个周期; ⑵显示时、分、秒;

⑶有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间; *⑷计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时; ⑸保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 ㈡设计要求

⑴画出电路原理图;

⑵自行装配和调试，并能发现问题和解决问题。

⑶编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

1.数字钟的构成

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

图1

电子技术课程设计报告

2.晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图(b)所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

图2

3.时间记数电路

一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端(高电平有效)。

秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可。CPA(下降沿有效)与1HZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的CPA相连。

秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中QC可作为向上的进位信号与分个位的计数单元的CPA相连。

图3

电子技术课程设计报告

图4

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的QD作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的QC作为向上的进位信号应与时个位计数单元的CPA相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用1片74HC390实现24进制计数功能的电路如图(d)所示。

图5二十四进制电路

另外，图(d)所示电路中，尚余-2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。

4.译码驱动及显示单元电路

选择74LS47作为显示译码电路;选择LED数码管作为显示单元电路。由74LS47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阳的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到74LS47芯片，再由74LS47芯片把BCD码转变为十进制数码送到数码管中显示出来。

5.校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，

电子技术课程设计报告

并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连;In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端则与分或时个位计时输入端相连。当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态;当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图(f)。

图6 带有消抖电路的校正电路

说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分

图7 *6.整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，发出报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，

电子技术课程设计报告

分别为

5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。

报时电路可选74HC30来构成。74HC30为8输入与非门。

四、元器件

1.四连面包板1块 2.共阳七段数码管6个 3.网络线2米/人 4.74LS47集成块6块 5.CD4060集成块1块 6.74HC390集成块3块 7.74HC51集成块1块 8.74HC00集成块2块 9.74LS08集成块1块 10.10MΩ电阻5个 11.300Ω电阻6个 12.30p电容2个 13.32.768k时钟晶体1个 芯片连接图

1)74HC00D

图8 2)74LS08

图9

电子技术课程设计报告

3)74HC390D

4)74HC51D

4) CD4060

图10

图11

电子技术课程设计报告

图12 5)74LS74

图13

电子技术课程设计报告

6)74LS47

图14 2.面包板的介绍

面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。 面包板的样式是：

电子技术课程设计报告

图15 面包板的注意事项：

1.面包板旁一般附有香蕉插座，用来输入电压、信号及接地。 2.上图中连着的黑线表示插孔是相通的。

3.拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。 4.面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。

五、各功能块电路图

数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

(一) 六进制电路

由74HC390、7400、数码管与74LS47组成，电路如图16。

U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AIO1IO337126DADBDCDD513OAOBOCODOE121110915141QA1QB1QC567V1 32Hz 5V141INA1INB21CLRIO21QD74HC390D43~EL~BI~LTOFOGVCCIO45V74LS47将十进制计数器转换为六进制的连接方法

图16

电子技术课程设计报告

(二) 十进制电路

由74HC390、7400、数码管与74LS47组成，电路如图17。

ComU3SEVEN_SEG_COM_KU1AIO1141INA1INB21CLR31QA1QB1QC1QD5677126DADBDCDD513OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT74LS47十进制接法测试仿真电路

图17

(三) 六十进制电路

由两个数码管、两74LS

47、一个74HC390与一个7400芯片组成，电路如图18。

74LS47

74LS47

图18

电子技术课程设计报告

(四) 双六十进制电路

由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位。

(五) 时间计数电路

由1个二十四进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与二十四进制电路相连即可，详细电路见图19。

VCC5VR6200ohmComR7200ohmComR8200ohmComR9200ohmComR10200ohmComR11200ohmComABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGVCC5VVCC5VVCC5VVCC5VVCC5VVCC5V1312111015141312111015141312111015141312111015141312111015141312111015U7OGBI/RBOU8OGBI/RBOU9OGBI/RBOU10OGBI/RBOU11OGBI/RBO14U12OGBI/RBO499999OAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOEOEOEOEOE9OEOFOFOFOFOFRBIRBIRBIRBIRBI7126354712635471263547126354712635471263131110131110356793567131110U13B2QDU14A1QDU14B2QD54U15A1QD9U15B2QD356791QA1QB1QC2QA2QB2QC1QA1QB1QC2QA2QB1QA1QB1QC1QD2QA2QB1CLR2CLR1CLR1CLR2CLR1INA2INA1INB2INBU18A74LS08D614141512151574LS390D74LS08D121474LS08D8142VCC5VR1J112U19A311213910U20R145-32.768kHz时计数9器810U21C108975O3O4O5O6O7O8O9U22RTCCTCRS111X2校时Key = A74LS00D12MRR25V45U19B6112364U21D12器分计数131146VCCR510MohmR412U24A4~1PR51Q1D312141315123J2U21A3574LS00DC130pF30pF校分Key = B12214214274LS51D6~1QO11O12O13R345m setU21B6~1CLR74LS74D4060BP开关在下，校准状态开关在上，正常工作74LS00DVCC5V图19

2CLR1INA2INA1INA1INB2INB1INB2INA2INBU13A2QCU18C109U18B2QCC25RBI74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCDOF213电子技术课程设计报告

(六) 校正电路

由74HC51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图20。

IO1VCC正常输入信号5V校正信号R1IO2U2C9108小时校正电路J110Mohm74HC00D注意：分校时时，不会进位到小时。U11111213910U2DKey = A12R210MohmIO313U2A8123时计数器IO574HC00D1123674HC00D正常输入信号校正信号R3U3A10Mohm12U2B456分计数器IO6IO44574HC00D74HC51D3J274HC00DKey = B分钟校正电路分校正时锁定小时信号输入R410MohmU3B456图中采用基本RS触发器构成开关消抖动电路，其中与非门选用74HC00;对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。74HC00D数字钟设计-校时电路部分

图20

(七) 晶体振荡电路

由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图21。

图21

电子技术课程设计报告

(八) 整点报时电路

由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图22。

说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分图22

六、总接线元件布局

整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。

七、电路原理总图

在原有的简图的基础上，按实际布局画了这张按实际芯片布局的接线图，如图23：

电子技术课程设计报告

VCC5VR6200ohmComR7200ohmComR8200ohmComR9200ohmComR10200ohmComR11200ohmComABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGABCDEFGVCC5VVCC5VVCC5VVCC5VVCC5VVCC5V1312111015141312111015141312111015141312111015141312111015141312111015U7OGBI/RBOU8OGBI/RBOU9OGBI/RBOU10OGBI/RBOU11OGBI/RBO14U12OGBI/RBO499999OAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOAOBOCODOEOEOEOEOE9OEOFOFOFOFOFRBIRBIRBIRBIRBI7126354712635471263547126354712635471263131110131110356793567131110U13B2QDU14A1QDU14B2QD54U15A1QD9U15B2QD356791QA1QB1QC2QA2QB2QC1QA1QB1QC2QA2QB1QA1QB1QC1QD2QA2QB1CLR2CLR1CLR1CLR2CLR1INA2INA1INB2INBU18A74LS08D614141512151574LS390D74LS08D121474LS08D8142VCC5VR1J112U19A311213910U20R145-32.768kHz时计数9器810U21C108975O3O4O5O6O7O8O9U22RTCCTCRS111X2校时Key = A74LS00D12MRR25V45U19B6112364U21D12分计数器131146VCCR510MohmR412U24A4~1PR51Q1D312141315123J2U21A3574LS00DC130pF30pF校分Key = B12214214274LS51D6~1QO11O12O13R345m setU21B6~1CLR74LS74D4060BP开关在下，校准状态开关在上，正常工作74LS00DVCC5V图23

2CLR1INA2INA1INA1INB2INB1INB2INA2INBU13A2QCU18C109U18B2QCC25RBI74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCD74LS47DLTABCDOF213电子技术课程设计报告

八、总结

1. 实验过程中遇到的问题及解决方法

① 面包板测试,未遇问题。

② 七段显示器与七段译码器的测量时，有时有些数字显示断开、不完整。原因可能是数码管引脚接触不良，或者是数码管某些引脚坏。在接电路时译码管的电源和接地的没接，直接导致译码管无法工作，数码管无数字显示。 ③ 时间计数电路的连接与测试

仔细的连接电路是非常重要的，不要忘了电源和接地的引脚连接线。测试时秒 计数显示无法进位、跳动还较快，无法进位是因为在74LS08D集成管的输入输出弄错引脚，跳动较快是因为把4060BP和74LS74D的接线引脚接在了4060BP的2引脚。经检查发现接线错误调整后，时间秒显示正常。 ④ 校正电路

校正时有时单独校正分，时会跟着调动，原因是分与时的进位接线没断开。

2. 设计体会

通过这次实训，让我们更加了解了各种集成块的应用，也对其中一些集成块的用途有了一定的了解。

实训对于我们的动手能力也是一种提高，细心，认真在其尤其重要。对于一些容易遗漏的引脚，如电源，接地引脚特别要注意。 3.对设计的建议

在学生了解的基础上，应该培养学生自己的改进、创新的意识。让学生的能力有真正的提高。

第五篇：数字设计与制作协会学期工作总结

嘉兴学院南湖学院数字设计与制作协会学期工作总结

弹指挥间，逝者如斯!数字设计与制作协会又走过了一个学期。

在校团委领导和社团管理中心的关怀和本协会所以成员的共同努力下，数字设计与制作协会的工作在稳步中前进。立足我校实际，深化服务意识，积极参与校内外各类文化活动。现将工作总结如下：

一、内部建设井然有序

数字设计与制作协会以丰富校园文化，提高人文素质为宗旨，致力于校园文化氛围的营造，专业素养的提高;以作品感染人，用真情打动人为口号，时时刻刻展现着数字设计与制作协会人的青春活力，使众多机械爱好者有一个相互交流、学习、活动的平台;以推动校园文化事业的进步为目标，致力于校园机械设计的弘扬和探索，提高同学们的制图水平，推动校园机械设计水平事业发展。

招新板块。为了宣传数字设计与制作协会，吸引更多爱好机械的人加入，我们在新生到校后积极下班级宣传，大大加强了对数字设计与制作协会宣传，让更多的人知道和了解文学社。协会下设5个部门，2012学年招新于十月份进行，共吸引59名新成员加入，招新工作取得了成功。

成员素质建设。为提高成员机械设计水平，加强成员的素质建设，并让成员涉及和了解机械设计流程，社团老成员每月为新成员进行2~4次技能培训，内容包括手工制图、cad制图等。

思想建设。为提高成员的思想觉悟，充分认识如今的处境和树立长远目标，树立正确的价值观，我们举行了以大学生正确价值观为主题的内部会，本次交流会的成功举行为成员深切认识大学生如今状态和熟路正确价值观和人生目标起到了重要作用。

在这学期里，我们努力采取各种方式加强成员间的感情交流，提高成员素质文化水平，并取得了显著成效。

二、财务工作井然有序

协会的经费来源主要有学生自筹经费(会费)、有关部门拨款和外联赞助等。其中以会员缴纳会费为主，外联赞助为辅，协会严格按照规定收取会员会费，并接受社联监察部的监督。

协会在经费管理方面，主要由协会财务部负责，协会所有会费、赞助费用皆为协会公共收入，任何人不得私自占用、挪用。协会实行钱账分离制度，设立了账册及财务清单，由协会办公室相关负责成员详细列载经费收支，并定期向协会负责人进行汇报，并接受协会全体成员的监督。协会在经费使用上，协会经费必须用于协会的相关工作和活动，经费使用以高效和节约为原则。每次活动前由承办部门详列预算，活动过后提交正规、清楚的收据或发票等凭据，做到财务收支协调合理，并及时妥善的到社联监察部进行报账。

三、活动开展成绩斐然

本学年我们开展了大小多次活动，并始终以丰富校园文化，提高人文素质为宗旨，致力于校园文化氛围的营造;以作品感染人，用真情打动人为口号，时时刻刻展现着数字设计与制作协会人的青春活力，使众多机械爱好者有一个相互交流、学习、活动的平台;以推动校园机械设计的进步为目标，致力于校园机械设计的弘扬和探索，提高同学们的设计水平，推动校园设计事业发展。

社团每次活动已于活动之后提交相应的活动通讯稿，在此不再一一阐述。

四、工作经验收获丰富

总结本学期数字设计与制作协会的工作，我们可以得出了一些经验，以供下一届的后来人参考：

1、我们坚持展板、海报等宣传用品自己做，一来可以加强成员办事能力，体现协会自己不同于其他协会的独特风格;二来还可以大大节约经费。

2、加强和其他协会的合作，加深兄弟协会间的交流;尽量不与院上部门合作，因为其工作只看重形式，不注重实际，不够认真踏实。

3、加强和校外文化部门的交流合作，如到相关机械制造的企业参观。

4、常的打印复印等尽量到固定合作商店，更加实惠。

很多经验也无法用文字形容，只能在新一届的干部上任之期慢慢的指导，希望他们尽量少走弯路，将文学社带得更好。

五、协会工作中的若干问题和不足

1、指导力度不够

协会的各会长、副会长对各部门的各项工作的指导力度不够，很多部门的工作活动没有得到更好的实施，各部长、副部长和组长也没有更好的对部门干事进行相应的指导和监督，造成协会所提出的许多方针战略没有得到应有的实施效果。

2、成员的主人翁意识不够

协会的成员对自己的定位还不够清晰，对协会的发展方向和总体规划不是太清楚，将自己仅仅定位在听部长、会长的话，只知道做事而没有更好的思考为什么要这么做，怎么做得更好等，还过多的依赖于自己的部长，部长不通知做某些事，自己就没必要做，就不做，还没有一种以协会主人翁的态度和思想去做协会的各项工作。因此，更不能主动担当协会的各项大任，对协会所提出的各种战略方针没有进行过多的思考，考虑问题还不够全面。这些都是制约协会更好发展的诸多因素。

3、沟通交流不够

协会中的各成员间的沟通交流不够，导致协会没有达到最好的凝聚力。其中主要包括会长、副会长与部长间的沟通交流不够，部长与部长间的沟通交流不够，协会成员和会员间的沟通交流不够等。加强协会各成员间的沟通交流有利于团结协会的众多成员和力量，能够极大的增强协会的凝聚力和战斗力，为协会各种工作活动的顺利开展打下坚实的基础。

4、信息传达不够到位

部长、干事对协会所下达的协的各种工作活动、任务、消息等没有进行更好有力的传达。例如，协会的会议中的与会人员并没有将会议内容全面有效地传达给其相应负责和所在部门的人员，造成开会没有得到应有的传达信息的效果。许多干事在会议中，没有作应有的笔记，还只是竖着耳朵“悬听”，没有在思想上引起高度重视。因此，各部门需加强各部门的制度建设并将其作为重点工作。

5、自我批评

我从来都不是个有才能的人，即使是协会的会长，却并没有做会长的料，无论是在竞选中还是其他方面，最后凭自己的责任心和努力才走到了这一步。我能做的，就是尽自己最大的努力，无论有多大的困难和阻碍，将协会的各项工作做好，因此对协会成员的要求也比较高，很多时候没有充分与其他成员商量就自下决定，没有对部长、干事给予应有的信任和尊重。在此我也向他们表示道歉，在以后的工作中少一些催促，多一份关心，平时多关心他们的生活和学习，不能见面就说协会的事，毕竟对他们而言，协会只是他们生活的一部分而已。

通过对2012-2013学年第一学期工作的总结更加清晰的认识到了本学期协会工作的不足和长处，我们一定会吸取经验教训，将数字设计与制作协会发展得更好、更健康。

数字设计与制作协会会长：叶晖

2012年12月28日