长动控制电路实验报告

长动控制电路实验报告（精选7篇）

篇1：长动控制电路实验报告

多路彩灯控制器的设计

一 课程设计题目（与实习目的）

（1）题目：多路彩灯控制器（2）实习目的：

1．进一步掌握数字电路课程所学的理论知识。

2．熟悉几种常用集成数字芯片，并掌握其工作原理，进一步学会使用其进行电路设计。

3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。

4．培养认真严谨的工作作风和实事求是的工作态度。

5．作为课程实验与毕业设计的过度，课程设计为两者提供了一个桥梁。二 任务和要求

实现彩灯控制的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成大型彩灯控制系统。因为本次实习要求设计的彩灯路数较少，且花型变换较为简单，故采用移位寄存器型彩灯控制电路。（1）彩灯控制器设计要求

设计一个8路移存型彩灯控制器，要求： 1.彩灯实现快慢两种节拍的变换；

2.8路彩灯能演示三种花型（花型自拟）； 3.彩灯用发光二极管LED模拟；

4.选做：用EPROM实现8路彩灯控制器，要求同上面的三点。（2）课程设计的总体要求

1．设计电路实现题目要求；

2．电路在功能相当的情况下设计越简单越好；

3.注意布线，要直角连接，选最短路径，不要相互交叉；

4.注意用电安全，所加电压不能太高，以免烧坏芯片和面包板。

三 总体方案的选择

（1）总体方案的设计

针对题目设计要求，经过分析与思考，拟定以下二种方案：

方案一：总体电路共分三大块。第一块实现花型的演示；第二块实现花型的控制及节拍控制；第三块实现时钟信号的产生。主体框图如下：

方案二：在方案一的基础上将整体电路分为四块。第一块实现花型的演示；第二块实现花型的控制；第三块实现节拍控制；第四块实现时钟信号的产生。并在部分电路的设计上与方案一采用了完全不同的方法，如花型的控制。主体框图如下：

（2）总体方案的选择

方案一与方案二最大的不同就在，前者将花型控制与节拍控制两种功能融合在一起，是考虑到只要计数器就可以实现其全部功能的原因，且原理相对简单。这样设计，其优点在于：设计思想比较简单。元件种类使用少，且都较熟悉易于组装电路。缺点则是：中间单元电路连线过于繁多，容易出错。且可能出现线与关系。要避免这些，则势必造成门电路使用过多。导致电路不稳定，抗干扰能力下降。而后者则将以上两种功能分开设计，各单元电路只实现一种功能。其优点在于：电路设计模块化，易于检查电路，对后面的电路组装及电路调试带来方便。缺点则是：节拍控制电路采用可编辑逻辑电路，原理相对复杂，不易理解。花型控制电路简单，花型也比较简单。基于以上原因，加上为了确保短时间内完成课程设计，我选择了连线少，易于组装和调试的方案二。

四 单元电路的设计

1.设计所使用的元件及工具：

74LS161（四位二进制同步计数器）----------------------2个； 74LS194（移位寄存器）------------------------------2个； 74LS151（八选一数据选择器）---------------------------1个； 74LS74（双D 触发器）---1个； 74LS20（双四输入与非门）----------------------------3个； 74LS04（六非门）-----2个； 发光二极管--------------8个； 555----------------1个；

电容： 4.7μf---------------1个；

0．01μf--------------1个；

电阻： 150kΩ

-----------------------------1个；

100Ω---------------1个； 4.7kΩ----------1个；

实验板一个； 万用表一个； 钳子一个； 导线若干。2.各个单元电路（1）花型演示电路

由二片移位寄存器194级联实现。其八个输出信号端连接八个发光二极管，用其输出信号控制发光二级管的亮灭实现花型演示。三种花型变换样式

花型1：8路灯分两半。从左至右渐亮，全亮后，再分两半从左至右渐灭。循环两次；

花型2：从中间到两边对称地逐次渐亮，全亮后仍由中间到两边逐次渐灭。循环两次；

花型3：从左至右顺次渐亮。全亮后逆序渐灭。循环两次。

移存器输出状态编码表

我的设计是每种花型完整显示两遍，所以三种花型完全显示一遍需要的总结拍数为64，即1~16显示第一个花型，17~32显示第二个花型，33~64显示第三个花型。

要用194实现三个花型的连续显示必须对两片194的S1、S0和SL、SR一句节拍的变化进行相应的改变。现将两片194分为低位片1和高位片2，再将其输出端从低位到高位记为L1~L8。列出各花型和其对应的194的S1、S0、SL、SR的输入信号及节拍控制信号列表如下：(用^Li表示Li的取非)

经过分析可以得到控制194高低位片的左移右移变化的控制量。用QA~QH表示161从低位到高位的个输出端。控制结果表达式如下：

电路图如下：

（2）花型控制信号电路

由二片161级联的模128（三种花型节拍每种显示两遍，再总体重复一遍的总节拍数）计数器。

161的级联用的是同步，并用^QH清零。

当三种花型全新显示一遍后（总共64拍）161的输出变为00000100所以将161高位片的Q2（即QG）信号输给节拍控制电路的151的A来通过节拍控制电路改变第二遍花型显示的频率。161的CP脉冲来自节拍控制电路中74的输出端Y。

电路图如下：

（3）节拍控制电路

由一片151和一片74级联实现。整体上实现脉冲频率的变换，即交替产生快慢节拍。

令74的Vcc，CLR，PR都接高电平，将^Q的输出接到D端，Q端的输出接到151的D1端。令151的D0,D2,D3,D4,D5,D6,D7,B,C,G’,GND接低电平，Vcc接高电平，D0接时钟信号的CP脉冲，A端接由花型控制电路的QG输出。

所以Y端的输出就为：Y=CP·^A+Q·A

(Q是74D触发器的输出端)由D触发器具有记忆功能，记录上一个状态，所以在每一个CP脉冲的上升沿，Q输出为上一次的记录（即一个脉冲）。也就比时钟信号电路的CP脉冲慢了一拍。

所以通过A为0或1选择Y端输出的脉冲的频率。A端接的是161的高位片的QG即当到达第64拍时QG为1接下来的65~128拍为变慢后的脉冲输出。电路图如下:

（4）时钟信号电路

由一片555加上适当电容及电阻实现。电容取：4.7μf

0.01μf 电阻取：150 kΩ

4.7 kΩ

电路图如下：

五 总体电路图（见附页）六 电路组装完成后，实际测量的各个单元电路的输入、输出信号波形

1．基本CP脉冲产生电路波形图与分频电路波形图

2.测试波形:(列依次为CP脉冲,低位片194A,B,C,D,高位片194A,B,C,D)花型一：

花型二：

花型三：

七 电路组装、调试过程中发生的问题及解决的方法。

我的数字电路课程设计总共用了4天完成的，这4天每一天都有所收获，都有所进步。起初想预习但不知道都该看些什么也不知道从何看起，因为对自己要设计的东西一点思路都没有。所以第一天去了只知道要用到CP脉冲产生电路，因为书上有完好的电路图直接照着连就OK。可是问题并不是想的那么简单，因为我一开始操作就不知道怎样布线才合理，常出现看着电路图不知道这条线该走哪儿连过去，看过老师的示范后，对老师的布线法真是无限敬佩，聪明呀。所以当然要学习了，于是自己也那样连了。连完时钟电路后，满以为会很成功，因为我的电路连得很简洁。结果是加电后LED二极管居然常亮，检查电路没什么问题，我开始不知所措，于是去咨询其他同学，发现好多同学都有和我一样的问题，有同学说那可能是线的而问题，也可能是板子的问题，也可能是电容的正负极插反了„不管是什么问题，一个个排除吧。最终其实也没很确切的知道问题的所在，因为不同的方法都在试具体是哪个也不确定了。我觉得最可能是电容的正负极和LED的插稳与否的问题。

第二天去我拿了个数码管来测试，结果连好了的电路加电测试结果却完全是错误的显示，我检测了电路测试了电位，都正确。老师过来看时让我加电他看看，结果居然是我给的电压太高了，我在加电是不小心把电压调的很高，自己还没在意，幸好没把芯片很板子烧坏。

在接下来的几天中我看了一些参考书籍，大概有了自己的思路，于是开始一一试验，我用了<<数字系统设计——数字电路课程设计指南>>（北京邮电学院出版社 高书莉编）所提供的三种花型，所以刚开始的几天就一直在想怎样将三种花型衔接起来，前两天是一直都没相处具体的解决方法。后来我就不停地分析花型的变化与161加法器数值的增加两者之间的规律。我发现自己好像有点太急于求成首先就把问题带到了最不容易解决的地方，于是我改变了思路开始不复杂的先简单化，三个花型的演示先不管，一个花型弄好再说。说行动立马行动，先连好了时钟信号电路再连了161的级联电路，先用清零端制1同步CP脉冲，还连了194的级联电路直接给低位片和高位片都加右移信号。先测试了161的工作状态是否正常，正常后又测试了194 的移位寄存功能，都正常。说明芯片和板子都很正常。将下来的一天我又通过分析找到了前两种花型通过节拍控制其变化的方式，于是按照自己的设计连了电路图，测试过电压后，加电测试。结果完全正确，那一刻真挺欣慰，觉得这也是一件挺开心的事情。接下来的问题就是如何把第三种花型也加进去。因为我选的第三种花型稍有点复杂，因为两个194是同步级联的但在花型显示中看到是似乎是第一个先工作等到前4个灯都亮后高位片的194才开始工作，所以考虑将它怎样加入费了我好长时间。问题的关键还是在如何用最少的门电路将其加入。最后的设计我用了12个芯片，应该是很多了，可是依据我设计的花型，也只能得到这样的设计，到目前为止我也只找到这样的最简连接方案。

其实在电路组装过程中，遇到的最大问题是，芯片分布不够合理，无法很好的布线。于是在分析了我的设计后计算了要用芯片的个数和个芯片之间的关系，按照各个控制电路的走向较合理的插好了芯片。其次就是布线，因为要求不准交叉，且横平竖直，所以在保证连通的情况下，在布线上也下了不少工夫，虽然布线的成绩不高只得到B+，但我想我是用心考虑过的，而且尽力做到我认为很合理的布线，也就是用线的颜色有点混乱，因为用了很多从之前面包板上拆下来的旧线，所以整个板子看起来有点杂乱。也因为我的设计中要用3个74L00和2个74L04，12个与非门电路的连接却是非了我好大的功夫。于是连线也就不十分合理了。

调试过程中，第一轮用万用表欧姆档测试，就遇了实验板上有插孔不通的情况，导致芯片不能正常工作。相对于别的办法，我选择了导线显示连通，因为其更明晰，更易实现。对于高阻导线则只能换掉。第二轮接电后，用万用表的电压档测试单元电路的状态。如：时钟信号电路的信号是否正常产生，控制信号电路中的计数器能否正常计数，D触发器能否每2拍翻转一次„„最后在整体上测试一遍。

在整个调试完成后，却遇到的新问题：彩灯演示时有时正常有时混乱。在排除其它可能的情况下，我仔细检查各端子的连接情况，发现清“0”端在清“0”后悬空了。将其插到电源正极后，发现问题解决了。八 分析和总结。

本次课程实习我虽然用了一个星期的时间就全部做完，但整个过程我都认真的完成了，而且从中收获很多。可以总结为以下的几点：

1，对数字电路知识的巩固与提高

这次课程设计主要是运用数字电路逻辑设计的一些相关知识，在整个实习过程中，都离不开对数字电路课程知识的再学习。我在最开始，就先将实习用到的知识通过翻阅数电书回顾了一遍（这也是对这门课的复习，给以后的复习备考减少了很多负担），这样的回顾让我对知识的理解更加透彻，对后来的快速设计起了很好的铺垫作用。

2，学会了理论联系实际

课程设计，通过选择的题目，根据要求，运用所学知识将其付诸实践来完成。这并不是在课堂上的单纯听懂，或者课后看书过程中的深入理解，这需要的是一种理论联系实践的能力。理论知识往往都是在一些理想状态下的假设论，而实际的动手操作则完全不同，需要考虑实际中的很多问题。有些知识在理论上可能完全没错但到了实际中则不然。比如在动笔做题时我们是不用考虑导线的电阻的，但在实际中，导线电阻有时是会带来时延造成花型变化的错乱，所以我们应尽量在连接电路时选择最短路径。

3，学会了如何运用电路板、芯片、导线等组装各种功能的电路；

虽然这不是第一次用电路板，因为之前的课内实验也用过，但当时的运用也只是插些导线和电阻电容之类的，用了电路板的很小部分。这次的实习中应用了整块板子，实习后对电路板的组成完全了解了，并能熟练运用。实习中通过对电路的连接也懂得了如何通过设计的分析对所连电路的整体布局，如何更好的放置芯片在最合适的位置。在导线的连接上，如何选择导线走向是关键，我们应该尽量保证所连电路的简捷，宁短勿长，合理布线。一个完美的作品不仅要能很好的完成要求实现功能，还要在感官上给人美的享受。所以站在美的角度对自己的电路进行改良是很必要的。

4，和同学的互相协作共同进步

在实习中经常会遇到一些自己可能暂时无法想明白的问题，请教同学或老师是很好的做法，节省时间也会从别人上上学到更多。在设计时和同学相互交流各自的想法也是很重要的，不同的人对问题的看法总有差异，我们可以从交流中获得不同的idea，其他人的设计一定有比你出色的地方，很好的借鉴，并在大家的商讨中选择最优方案最终一定会得到最好的设计方法。

5，其他

课程实习设计是开端，连接是关键，测试是必须。所以实现过程中不仅要求对知识的掌握要足够准确与精通，更要有绝对的耐心与细心。连接电路时一定按照自己的设计图仔细连接这会对后面的测试起到很好的铺垫作用。在后面查错时就不用花费精力在查线上，可以给减少很多后续工作。我在这次的实习中其实也有连错线的时候，但我很快检查出来调整了那根线的连接，结果测试电路后花型显示完全正确。没有费太多的功夫在检查电路上。

九 参考文献。

<<数字电路逻辑设计>>

高等教育出版社 王毓银编 <<数字系统设计——数字电路课程设计指南>>

北京邮电学院出版社

高书莉编

十 过程考核表和成绩鉴定表

(这个具体内容老师会给你的，每个学校都有点不同在这我就不发了。)

下面是总体电路图，就是截图有点小，可能看不太清楚，其实就是前面每个分模块的组合。。大家看看就明白了。

篇2：长动控制电路实验报告

课程：__________实验名称:__________

日期:___________完成者:_______合作者:_________

一、实验目的：

二、实验设备：

三、实验原理：

四、实验内容及步骤：

五、实验结果分析：

篇3：关于实验室烘箱智能化控制电路

关键词：自动控制,电子电路,实验室

烘箱在高校实验室和科研机构以及医药生产和食品加工等行业生产一线, 是使用频繁的设备之一。烘箱在物品消毒, 物料烘干和加热方面是其他设备难以代替的。然而, 现在科研教学和生产生活中, 常见的烘箱仍然存在大量老式的机械式烘箱, 这些烘箱由于制造生产的年代长、采用热胀冷缩原理的控制触点, 控温精度差, 有些烘箱在使用中, 常常因为温度控制不准使物品达不到需要的指标, 严重地影响科研实验数据和生产的产品质量, 同时, 烘箱在恒温后, 由于没有自动延时控制, 导致电能大量的浪费;有些烘箱使用日久、粉尘多、环境差, 导致温控触点因积灰、锈蚀发生触点粘连而无法控制电路的断开, 发生火灾事故的情况也不在少数。由于需要长时间和连续的工作, 为了防止烘箱出现各种问题, 人们在使用烘箱时, 使用者往往心有余悸, 不得不安排专人值班, 随时查看烘箱工作的状态和温度的情况, 以保证其正常工作和防止出现安全事故。

现在, 由嵌入式技术和单片机制作的高精密度、自动控制的数显式烘箱已经进入到实验室和生产一线。这类烘箱外形美观、自动化程度高、使用方便, 但是这类烘箱价格昂贵, 在实验或生产中, 一旦烘箱出现故障, 需要厂家的专业技术工程师才能维修维护, 且设备部件 (电路板) 价格不菲, 给日常的使用和维护带来很大的影响, 有时还会影响到实验和生产的正常进行。然而, 更为重要的是, 原有的烘箱怎么办, 弃之不用, 旧烘箱即占用资金又占用地方;继续使用, 烘箱的控温精度和使用方法又不能满足现代科研和生产的要求, 即浪费资源又浪费人力。

通过观察, 机械式烘箱除了电路的设计不能满足现代高精密烘箱的要求外, 它的加热部件、箱体结构以及热风循环等都能满足作为现代烘箱的条件, 为了解决电路这个棘手的问题, 为了节能减排, 提倡低碳, 我们设计了一种智能型控制烘箱的电路, 它具有数显精确控温、到达设定温度具有自动延时恒温, 延时时间自动设定;延时时间到, 自动切断电源。电路中, 有超温报警功能可以保证烘箱的安全, 防止极限状态的发生, 有自动和手动操作功能, 随时更改烘箱的工作状态, 最大限度地满足和方便人们对烘箱的使用习惯。改造烘箱的主要电器部件均采用电器商场直接购买的。电路采用的数显温控器、延时继电器等成熟的电子产品, 这些产品也包含了集成电路和单片机技术, 这样的核心部件充分保证了烘箱的高精度和外形美观, 由于是成熟定型的产品, 其可靠性、安全性、包括价格方面, 有时都比自己设计安装来的更便捷可靠, 我们将各个电器部件用搭积木的方式将他们有机的集合起来。用这种方法改造的烘箱, 成本仅需一二百元, 但是, 它所起的作用, 却大大地改善了原有烘箱的使用效果, 通过烘箱的改进, 能进一步满足科研和生产对高精度烘箱的需要。

这个电路的设计思想, 不仅仅使用在烘箱改造方面, 更多的可以应用在生产一线的设备和其他的科研设备上, 例如在医药行业, 中药材的烘干设备、喷雾干燥设备等一系列制药设备。由于电路采用常规的交流接触器控制, 便于普通电工安装改进, 同时更有利于设备在实际应用中的维修保养。虽然这个电路简单, 易于制作、易于维修且价格低廉, 然而, 它对烘箱的温度控制能力、自动化要求以及使用功能等方面, 相比动辄数千甚至上万的现代烘箱设备却毫不逊色。

大学生刚刚踏上工作岗位, 需要通过展示自己的学术知识和动手能力来赢得领导、同事的认可和信任。仔细观察在我们工作生活的周围, 特别是生产一线, 到处都有设计不合理的设备需要改进和完善;有很多设备仪器的实用功能, 需要你设计电路并实施。通过一个个具体电路的设计安装调试, 即培养了对科研的兴趣也增强了实践动手能力, 而且每一个设备仪器的改进完善, 也给自己树立了更大的信心。

很多科研项目并不深奥神秘, 科研就在我们身边, 用科研的态度对待工作中的每一件小事, 一定会有很大的收获。

主要元器件的选用:

1) 数显温控器:XMTD-2202型;

2) 定时器、数显时间继电器:DS14S型;

3) CJX2型交流接触器;

3) 温度保险丝5A/1600C;

4) 控制开关:DZ47系列;

5) 自动手动切换开关:双刀双掷开关;

篇4：长动控制电路实验报告

关键词：设计实验；放大电路；自动控制

中图分类号：G633.7 文献标识码：A文章编号：1003-6148(2007)6(S)-0054-2

J2482型《传感器的简单应用》实验器提供如下器材：热敏电阻、小灯泡、继电器、直滑电位器、导线等，要求学生利用这些器材设计一个由热敏电阻作为传感器的简单自动控制实验，当温度过高时灯亮，向人报警。学生要设计出该自动控制实验电路，应从以下三方面进行。

1 让学生了解J2482型仪器中的元件在电路中的作用

①热敏电阻：学生通过实验也知道热敏电阻的阻值随温度的升高而减小。

②小灯泡：在自动控制实验电路中作光显示用。

③直滑电位器：自动控制实验电路中作灵敏度调试用。

④继电器：该仪器在设计电路中起核心作用，学生能否设计出自动控制实验电路，对该仪器的掌握是关键，老师应重点详细介绍。构造如图1所示，左边是一个三极管，R是一个基极电阻，中间是一个电磁铁。



原理：三极管V和基极电阻R组成一个放大电路。当基极 b电流发生微小变化，引起集电极c电流发生较大变化，即引起电磁铁线圈中电流有较大变化。电流大时，动触片与下端静触片接触，处于常开电源接通。否则电流小时，动触片与上端静触片接触，处于常闭（开路）。

作用：自动控制实验电路中作自动开关用。

2 基本放大电路

由上面断电器的构造、原理可知，学生要设计出自动控制实验电路，必须要知道由三极管组成的基本放大电路的组成和分析方法，图2所示为由三极管组成的能自动稳定静态工作点的分压式偏置放大电路的直流通路（该实验只用直流电），电源电压U_cc经R_b1、R_b2串联分压后为三极管基极提供U_BQ。由图2可得：

3 自动控制实验电路

学生了解前两个方面后，可设计出自动控制实验电路如图3所示。

由图3可知：R_b1、R_b2分别是热敏电阻和电位器，开始时调节电位器的阻值R_b2使小灯泡不亮。当热敏电阻放入热水中时，热敏电阻的阻值R_b1减小。由

可知当R_b1减小，U_BQ增大，即基极电流增大，集电极电流（电磁铁线圈中电流）增大，动触片与下端静触片接触，小灯泡亮。

(栏目编辑王柏庐)

篇5：数字电路实验报告

一、实验目的1、掌握用门电路设计组合逻辑电路的方法。

2、掌握组合逻辑电路的调试方法。

二、实验器材

数字电路实验箱一台、74LS00若干

三、实验内容

1、用与非门实现散人多数表决器电路

（1）真值表

（2）表达式化简及变形

（3）逻辑图

2、用与非门实现YAB

（1）真值表

（2）表达式化简及变形

（3）逻辑图

译码器应用电路的设计与测试

一、实验目的1、熟悉集成译码器的性能和使用方法

2、学会使用二进制译码器实现组合逻辑电路的方法

二、实验器材

数字电路实验箱一台、74LS138一片、74LS20一片

三、实验内容

1、用74LS138及74LS20实现三人多数表决器电路

（1）真值表

（2）表达式转换

（3）逻辑图

2、用74LS138及74LS20实现YAB

（1）表达式转换

（2）逻辑图

数据选择器的设计与调试

一、实验目的1、熟悉数据选择器的性能及使用方法

2、学会使用数据选择器进行逻辑设计的方法

二、实验器材

数字电路实验箱一台、74LS151一片

三、实验内容

1、用74LS151实现三人多数表决器

（1）真值表

（2）比较卡诺图求出Ai及Di

（3）逻辑图

2、用74LS151实现YABBCAC

（1）比较卡诺图求出Ai及Di

（2）逻辑图

N进制计数器的设计与测试

一、实验目的1、掌握集成技术器的测试方法

2、学会利用集成技术器构成N进制计数器

二、实验器材

数字电路实验箱一台、74LS161一片、74LS20一片

三、实验内容

1、用74LS161设计七进制计数器。

方法一：清零（0-6）

（1）逻辑图

（2）状态转换图

方法二：置数（1-7）

（1）逻辑图

（2）状态转换图

方法三：置数（9-15）（CO做反馈）

（1）逻辑图

篇6：长动控制电路实验报告

双重联锁正反转控制电路

一、实验目的：

1、通过对三相电机正反转控制电路的安装接线，掌握由电路原理图接成实际操作电路的方法。

2、掌握三相电机正反转的原理和方法。

3、掌握双重联锁和单一联锁的不同接法，并熟悉在操作过程中有哪些不同之处。

二、实验器材：

1、三相电机

1台

2、实验底板(2)

1块

三、实验内容：

按图所示内容接线，经指导老师检查无误后，方可通电实验。

（1）合上电源开关SA。

（2）按下按钮SB1，观察并记录。（3）将按钮SB2按下一半，观察并记录。（4）将按钮SB2按到底，观察并记录。（5）将按钮SB1按下一半，观察并记录。（6）将按钮SB1按到底，观察并记录。

改接电路，断开SA，用导线将两个接触器的联锁触头短接。合上SA，继续下列步骤：

（7）按下按钮SB1，观察并记录。（8）按下按钮SB2，观察并记录。

篇7：集成电路实验报告

班级：

姓名：

学号：

指导老师：

实验一：反相器的设计及反相器环的分析

一、实验目的

1、学习及掌握cadence图形输入及仿真方法；

2、掌握基本反相器的原理与设计方法；

3、掌握反相器电压传输特性曲线VTC的测试方法；

4、分析电压传输特性曲线，确定五个关键电压 VOH、VOL、VIH、VIL、VTH。

二、实验内容

本次实验主要是利用 cadence 软件来设计一基本反相器(inverter)，并利用 仿真工具 Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC，Voltage transfer characteristic curves)，并分析其五个关键电压:输出高电平VOH、输出低电平VOL、输入高电平VIH、输入低电平VIL、阈值电压 VTH。

三、实验步骤

1.在cadence环境中绘制的反相器原理图如图所示。

2.在Analog Environment中，对反相器进行瞬态分析(tran)，仿真时间设置为4ns。其输入输出波形如图所示。

分开查看：

分析：反相器的输出波形在由低跳变到高和由高跳变到底时都会出现尖脉冲，而不是直接跳变。其主要原因是由于MOS管栅极和漏极上存在覆盖电容，在输出信号变化时，由于电容储存的电荷不能发生突变，所以在信号跳变时覆盖电容仍会发生充放电现象，进而产生了如图所示的尖脉冲。

3.测试反相器的电压传输特性曲线，采用的是直流分析(DC),我们把输入信号修改为5V直流电源，如图所示。

4.然后对该直流电源从0V到5V进行线性扫描,进而得到电压传输特性曲线如图所示。

5.为反相器创建symbol，并调用连成反相器环，如图。

6.测量延时，对环形振荡器进行瞬态分析，仿真时间为4ns，bcd节点的输出波形如图所示。

7.测量上升延时和下降延时。(1)测量上升延时：可以利用计算器(calculator)delay函数来计算信号c与信号b间的上升延时和下降延时如图所示。所以上升延时tpLH=91.933ps

(2)测量下降延时：同样方法可以测得信号c与信号b间的下降延时如图所示。所以下降延时为tpHL=124.8ps

8.测量上升时间。可利用计算器中的risetime函数来计算信号c的上升时间，如图所示。所以，信号c的上升时间156.2689ps

实验二：反相器优化及反相器链分析

一、实验目的

1、学习及掌握cadence图形输入及仿真方法；

2、掌握生成symbol的两种方法；

3、利用基本反相器设计反相器环，并分析其延时；

4、掌握使用计算器(Calculator)以及直接测量上升、下降延时的方法。

二、实验内容

本实验主要利用cadence软件来设计一由反相器环(奇数个)构成的环形振荡器，并利用计算器(Calculator)来分析环形振荡器的延时。

三、实验步骤

1、绘制反相器链

绘制的反相器链如图所示，各反相器的MOS管尺寸如下：栅长length设置为变量len，而宽度设置为：

invX1：a*Wid for PMOS,Wid for NMOS invX4：a*b*Wid for PMOS,b*Wid for NMOS invX16：a*b*bWid for PMOS,b*b*Wid for NMOS invX64：a*c*Wid for PMOS,c*Wid for NMOS

2、瞬态分析

进入Analog Environment中，进行瞬态分析之前必须得设置好参量。其中，a=2,b=4,c=64,Len=600n,Wid=1.5u。也就是说，反相器是二比一的反相器，并且每一级按放大倍数为4的比例放大，所有MOS管的栅长为600n，而最小MOS管的宽为2*1.5u。所以，原理图中所有MOS管的尺寸都已经确定下来。

进行瞬态分析，仿真时间为8ns，输出波形如图所示：

3、测量IN3与IN2间的延时

(1)测量上升延时：可以利用计算器(calculator)delay函数来计算信号IN3与信号IN2间的上升延时和下降延时。

同理，测量出IN3与IN2间下降延时如图所示。

4、测量IN2与OUT间的延时。

5、确定最优的PMOS/NMOS宽度之比a。使用变量仿真，通过改变PMOS/NMOS宽度之比a的值，来确定最快的情况。a由1->3变化，步进为0.2，输出IN2与OUT的波形如图所示：

由上图可以看出，当a由1->3变化时，IN2与OUT间的延时相当接近，所以我们可以认为静态CMOS属于无比逻辑。我们放大HL部分如图所示。我们可以发现最快的情况是当a=1时，此时PMOS与NMOS尺寸相同。

另外，我们可以放大LH部分如图所示。由图可知，选择a=1.5，更接近最优的上升延时。

6、确定最优的放大倍数b 同样，在这里我们使用变量仿真，通过b的值，来确定最快的情况。b由3->8变化，步进为1，输出IN2与OUT的波形如图所示，IN2与OUT间的延时也相当接近。

(1)放大LH部分如图所示。由图可以看出当b=4时，最小的上升延时为670ps

同样，可以利用计算器中的delay函数来确定变量b与延时的关系，输出图形如图所示。由图可以看出，当b=4.0时，最小的上升延时为645ps。

(2)放大HL部分如图所示。由图可以看出当b=4时，最小的下降延时为510ps

同样，可以利用计算器中的delay函数来确定变量b与延时的关系，输出图形如图所示。由图可以看出，当b=3.98时，最小的下降延时为645ps。

所以，由上分析可知，b=4时延时最小。

实验三：版图的绘制

一、实验目的

1、学习及掌握cadence图形输入及仿真方法；

2、利用反相器设计反相器链，并对其进行尺寸的优化；

3、学会反相器优化的基本方法；

4、进一步掌握上升延时、下降延时的测量方法。

二、实验内容

主要内容是为反相器设计版图。

三、实验步骤

1、反相器版图绘制

(1)绘制n有源区，如图所示。其尺寸为5×13，即NMOS的宽为1.5um。

(2)绘制NMOS栅极，如图所示，NMOS管的长为600nm。(2)在有源区中放置两个接触，如图所示，其尺寸为2×2。该接触的主要作用是为了使栅极与金属一层接触良好。

(2)在n有源区旁边绘制一个衬底接触，并添加p选择框和n选择框，如图所示。该衬底接触的主要作用是保证GND与栅极良好接触。这样，NMOS管就基本绘制完成。

(3)用同样的方法绘制PMOS管，如图所示。其中PMOS管的宽为3um，长为600nm。PMOS旁边也为衬底接触，该衬底接触的主要作用是保证VDD与栅极良好接触。

(4)绘制N阱，由于NMOS建立在P型衬底上，为了在同一块晶片上建立PMOS管，则必须对其掺杂，建立一N型区，然后再在该N型区中建立PMOS管。如图所示。

(7)在有源区上绘制金属，并绘制连线。其中为了在金属一层中添加输入引脚，所以在由金属一层到栅极之间要加一“过孔”。最后再绘制GND以及VDD就完成了反相器的版图绘制。完成后的反相器版图如图所示。

实验四：版图后仿真

一、实验目的

1、掌握版图提取(layout extraction)的方法；

2、掌握版图与线路图対查比较方法(LVS)；

3、掌握后模拟仿真(post layout simulation)的基本方法；

4、掌握版图仿真的方法，以及与原理图仿真的比较方法。

二、实验内容

提取出反相器的版图，并用LVS工具验证版图与原理图是否一致，最后提取出版图中的寄生参数进行仿真，并与原理图仿真进行比较。

三、实验步骤

1、为了进行版图提取，还要给版图文件标上端口即添加输入(IN)输出(OUT)引脚以及电源(vdd!、gnd!)引脚，这是LVS的一个比较的开始点。版图上pin脚的目的是为了让版图提取工具可以识别I/O信号的位置，在完成后的版图上加pin脚，为后续的器件提取做好准备。填上端口的名称（Terminal Names 和Schematic中的名字一样）、模式（Mode，一般选rectangle）、输入输出类型（I/O Type）等。至于Create Label属于可选择项，选上后，端口的名称可以在版图中显示。如图所示。

2、版图提取

在版图编辑环境下选择Verify –extractor，然后在弹出的对话框中选择寄生电容提取Extract_parasitic_caps。填好提取文件库和文件名后，单击OK就可以了。然后打开Library Manager，在库myLib下nmos单元中增加了一个文件类型叫extracted的文件，可以用打开版图文件同样的方式打开它。如图就是提取出来的版图，可以看到提取出来的器件和端口，要看连接关系的话，可以选择erify-probe菜单，在弹出窗口中选择查看连接关系。如下图所示，可以很清楚的看到提取版图中的寄生电容。

3、版图与线路图对查比较(LVS,Layout Versus Schematic)从图中可以看出，原理图与版图中的网表完全匹配(The net-lists match.)，说明原理图网表与版图网表是完全一致的。同时，还可以看出版图中有4个节点，4个端口，1个PMOS和1个NMOS；相似的，原理图中也有4个节点，4个端口，1个PMOS和1个NMOS。

也可以点击Netlist来查看原理图和版图的网表。如图所示，左图为由原理图产生的网表，右图为由版图产生的网表。

4、后模拟(Post Layout Simulation)在后模拟之前首先应建立analog_extracted view，在LVS窗口中点击Build Analog即可。然后创建一个名为testbench的原理图来进行后模拟。testbench的原理图如图所示。

进行analog_extracted view(带有寄生参数的仿真)，仿真输出结果如图所示。

5、同时仿真Schematic View和Extracted View(1)配置config view

(2)同时进行版图仿真和原理图仿真，在Analog Environment环境中，Setup->Design选择所要模拟的线路图testbench，view name选择config，然后按以前的方法进行仿真，仿真输入输出结果如图所示。

实验五：期中测试

一、实验目的

1、复习根据版图绘制原理图，并验证版图与原理图是否一致的方法；

2、复习为原理图创建symbol，使用国际通用符号的方法；

3、复习测试电压传输特性曲线，并确定其关键电压的方法；

4、复习测量信号的上升延时和下降延时的方法；

5、复习版图仿真的方法；

6、复习改变电路尺寸，确定上升延时、阈值电压的变化关系的方法。

二、实验内容

根据版图绘制原理图

验证原理图与版图一致

提取版图之后，就进行LVS验证

创建symbol view

Testcell_sim原理图的创建

进行仿真分析

版图仿真

版图仿真和原理图仿真的结果有较大的差距。

LH放大部分

实验要求，对于图二所示电路原理图，原来nmos的宽为W=6um，则pmos的宽为a*W=a*6um，即a设为变量可改变MOS管宽度比

1)当a在1~4之间变化时，用DC扫描分析电路的阈值电压变化情况

当a=2时，阈值电压等于2.5V。所以，此时利用瞬态仿真，得到输入输出波形

计算器计算出此时上升延时和下降延时 输出OUT的上升延时

输出OUT的下降延时

2)当a在1~4之间变化时，用瞬态扫描(tran)分析电路的上升延时变化情况，输出结果如图

a在1‾4变化时，a与上升延时的关系曲线

当a在1~4变化时，输出信号的上升延时随着a的增大而逐渐减小。当a=2时，输出信号的上升延时26.8ps ，与上面得到的值完全相同

实验六：CMOS反相器设计

一、实验目的

1、进一步学习及掌握cadence图形输入及仿真方法；

2、掌握反相器的设计方法，使之达到设计要求；

3、进一步学会版图制造工艺以及版图设计的基本规则及方法；

4、进一步掌握版图提取(layout extraction)的方法以及版图与线路图対查比较方法(LVS)；

5、进一步掌握后模拟仿真(post layout simulation)的基本方法；

6、掌握版利用Spectre进行瞬态仿真(tran)以及直流仿真(DC)的方法。

二、设计目标

本实验主要是要设计一反相器，使得该反相器满足以下几个条件：

1、该反相器能够同时驱动32倍最小尺寸CMOS反相器(Wn=1.5um,Wp=3um)和一个等效的100fF线电容；

2、该反相器的传输延时(propagation delay)必须小于300ps；

3、假设输入信号有50ps的上升和下降时间；

4、该反相器必须用AMI 0.6um工艺中的最小栅长设计。

三、实验内容

1、反相器尺寸设计

(1)反相器尺寸设计原理图

(2)确定尺寸

对上面的反相器原理图进行封装之后，建立如图所示的inv_des原理图，原理图主要是用来确定反相器的尺寸，使之满足设计目标。图中要设计的反相器输出接了一个32倍最小尺寸CMOS反相器和一个100fF的电容。32倍最小尺寸CMOS反相器的原理图如图所示。

进入Analog Environment，设置好参数，进行瞬态分析，param的变化范围是从1->10，得到输出信号的波形如图所示。在利用计算器中的delay函数测得输出信号的上升延时、下降延时与变量param的关系曲线如图所示。

由图上升延时与变量param的关系曲线可以看出，随着变量param的不断增大，上升延时不断减小，当param=5.2时，上升延时恰好等于300ps；由图下降延时与变量param的关系曲线可以看出，随着变量param的不断增大，上升延时也不断减小，当param=5时，下降延时恰好等于300ps。

综合以上两种情况可知，为了满足条件2：该反相器的传输延时(propagation delay)必须小于300ps，所以可取变量param=6。

变量param=6，绘制出设计好的原理图如图所示：

2、延时及功耗分析

在前面图所示原理图中，令变量param=6保持不变，然后进行瞬态分析，其输入输出波形如图所示。由图可知，输出波形基本不失真，所以此反相器能够同时驱动32倍最小尺寸CMOS反相器(Wn=1.5um,Wp=3um)和一个等效的100fF线电容。

(1)延时分析

利用计算器calculator中的delay函数分析波形的上升延时和下降延时如图九、十所示。由图可以看出：上升延时为234.20ps，下降延时为253.63ps。

(2)功耗分析

为了测量功耗，所以首先应测出电源电压和输出电流，再利用计算器中的spectrerPower函数来计算功耗。

3.电压传输特性曲线及关键电压

进入Analog Environment，设置好参数，为测试电压传输特性曲线，所以对V1进行DC扫描，扫描范围为0->5V。输出的电压传输特性曲线如图所示。

由上图可以看出：输出高电平VOH =5V、输出低电平VOL =0V、输入高电平、输入低电平、阈值电压分别为VIH =3.01V，VIL=2.02V，VTH=2.48V。所以，噪声容限为NMLVILVOL2.0202.02VNMHVOHVIH53.011.99V.4、版图绘制

根据实验要求绘制该反相器的版图如图十六所示。该反相器版图使用AMI 0.6um工艺，栅长为600nm，NMOS管的宽为9um，而PMOS管的宽本应该为18um,但是由于PMOS管的尺寸过大，在这里采用两个宽为9um的PMOS管并联的方式来等效宽为18um的PMOS管。

版图仿真

首先为反相器创建一个config view。然后，在Analog Environment环境中，Setup->Design选择所要模拟的线路图inv_design_postSim，view name选择config，然后按以前的方法进行仿真，仿真输入输出结果如图

对版图仿真的输出波形进行局部放大，由放大的图形可以看出，在此种情况下原理图仿真的延时比版图仿真的延时略小。

实验七：CMOS全加器设计

一、实验目的

1、进一步学习及掌握cadence图形输入及仿真方法；

2、掌握全加器的设计方法，并用全加器构成4位累加器；

3、进一步学会版图制造工艺以及版图设计的基本规则及方法；

4、进一步掌握版图提取(layout extraction)的方法以及版图与线路图対查比较方法(LVS)；

5、进一步掌握后模拟仿真(post layout simulation)的基本方法；

6、掌握版利用Spectre进行瞬态仿真(tran)以及直流仿真(DC)的方法。

二、实验内容

1、全加器晶体管级原理图

根据实验原理绘制的全加器晶体管级原理图如图所示。注意：Cin为关键信号(最后稳定信号)，故靠近输出端，可以减小延时。

2、全加器延时及功耗分析

对上面的全加器原理图进行封装之后，建立如图所示的Full_Adder_test原理图，原理图主要用来分析全加器的延时以及功耗等。

(1)最坏的上升延时分析

下面利用瞬态分析，测量Cin=1，A=1，B由0->1变化时的延时情况。如下图所示，是该情况下的输入输出波形。

用计算器中的delay函数测得此时的最坏下降延时(对于Sum来说，此时相当于最坏的上升延时)如图所示。由图可知，最坏的上升延时tpLH=484.753ps。

如图所示，是利用计算器中的spectrerPower函数计算出的功耗波形。由图可以看出，在静态时，电路消耗的功耗很微小(几乎为0)；然而在动态时，相对静态而言，消耗的功耗就比较大。然而，从整体上来说功耗还是很小的。

(2)最坏的下降延时分析

下面利用瞬态分析，测量Cin=0，A=0，B由1->0变化时的延时情况。如下图所示，是该情况下的输入输出波形。