网络数字电子技术论文提纲

论文题目：超高速高精度模数转换器输入网络研究与设计

摘要：现实世界中的信号以模拟信号为主,而现代电子技术中处理的信号多是数字信号。要实现这一处理需要能将模拟信号转换成数字信号的电子器件,即模数转换器（ADC）。随着通信系统进入4G时代,正向5G迈进以及卫星通讯的发展,对ADC的速度和精度提出了更高要求,相关技术的突破亟待解决。输入网络作为模数转换器与外界的接口,是ADC系统中最先处理信号的模块,输入网络决定了ADC的性能。因此超高速高精度ADC的电路实现,首先需要设计超高速高精度的输入网络。本文从缓冲器（Buffer）、采样保持（S/H）电路及多通道时间交织理论等方面,对输入网络进行研究设计。基于65 nm CMOS工艺,设计了一种超高速高精度ADC的输入网络,用于8位2.5GS/s的ADC。在采样信号频率2.5GHz,输入信号频率满足Nyquist频率,且信号幅度较大时,输入网络的输出信号的无杂散波动范围（SFDR）高于60dB以供后续电路量化处理。主要研究工作如下:1.对比了不同架构的输入网络,分析其适用范围。在保证超高速和高精度的情况下,选择带有缓冲器的多通道时间交织作为最终结构。2.研究了缓冲器的理论和电路结构,分析了其非线性的来源和提高其线性度的方法,设计了一种基于源极跟随器结构的高速缓冲器。3.研究了S/H电路理论和电路结构,分析了其非理想因素以及提高速度和线性度的方法,基于开环结构实现了S/H电路。4.研究了多通道时间交织ADC的输入网络,分析了多通道架构误差来源,针对时序误差设计了一种基于符号判断的数字校正算法。基于65nm CMOS工艺,进行超高速高精度输入网络的设计与验证。在采样频率2.5GHz,输入Nyquist频率信号,差分信号摆幅1.2V时,SFDR为72.52d B,低频下,输入网络的输出信号SFDR超过80d B;在时钟发生器中加入固定采样时刻失配（ΔT=1%T_S）,经过数字校正算法的工作,将输入网络输出信号的线性度由SFDR=44.26dB提高到SFDR=70.83d B,接近无时序误差时输出信号的线性度,基于符号判断的数字校正方法消除了输入网络的时序误差对线性度的影响。通过仿真验证,本设计可用于8位2.5GS/s的ADC,在Nyquest频率范围内线性度满足指标要求。

关键词：输入网络;缓冲器;采样保持电路;多通道时间交织;

学科专业：微电子学与固体电子学

摘要

abstract

第一章 绪论

1.1 研究背景和意义

1.2 国内外研究现状和发展趋势

1.3 本文的主要贡献和创新

1.4 本文的章节

第二章 输入网络理论和参数指标

2.1 单通道ADC输入网络理论

2.1.1 缓冲器理论

2.1.2 采样保持理论

2.2 多通道TIADC输入网络理论

2.3 输入网络参数指标

2.4 本章小结

第三章 输入网络电路分析

3.1 缓冲器的电路和误差分析

3.1.1 闭环缓冲器

3.1.2 开环缓冲器

3.1.2.1 基于BJT工艺的缓冲电路

3.1.2.2 基于CMOS工艺的缓冲器电路

3.1.3 缓冲器的误差分析

3.2 基于源极跟随器结构改进的缓冲器

3.3 采样保持电路和误差分析

3.3.1 闭环结构

3.3.1.1 电荷转移型

3.3.1.2 电容翻转型

3.3.2 开环结构

3.3.2.1 二极管桥开关

3.3.2.2 NMOS开关

3.3.2.3 CMOS开关

3.3.3 S/H电路非理想性分析

3.3.3.1 导通电阻的非线性

3.3.3.2 沟道电荷注入

3.3.3.3 时钟馈通

3.3.3.4 噪声

3.4 基于自举开关的采样保持电路

3.5 本章小结

第四章 超高速高精度模数转换器输入网络的误差校正

4.1 多通道输入网络的非理想性

4.1.1 失调误差

4.1.2 增益误差

4.1.3 时序误差

4.2 通道间失配的校正方法

4.2.1 前台校准

4.2.2 后台校准

4.3 基于符号判断的数字校正方法

4.4 本章小结

第五章 超高速高精度模数转换器输入网络系统设计和仿真

5.1 缓冲器电路与仿真

5.2 采样开关电路仿真与分析

5.3 单通道输入网络结构仿真

5.4 多通道输入网络结构仿真

5.4.1 多通道时序

5.4.2 电路仿真

5.5 超高速高精度ADC输入网络时序误差校正

5.6 本章小结

第六章 结论

6.1 全文总结

6.2 展望

致谢

参考文献