多微处理器（精选十篇）
多微处理器 篇1
在全球经济快速发展的当今时代, 能源短缺与环境污染成为人类面临的两大紧迫问题。作为风能利用的主要形式, 风力发电在解决偏远地区居民用电问题、减轻污染和调整能源结构等方面具有突出的作用, 因此成为目前世界上新能源开发利用中最具规模和商业化发展前景的发电方式之一。近年来, 我国关于风力发电逆变器的研究日益增多, 但多侧重于理论, 现阶段, 风力发电逆变器仍多采用国外进口设备, 这种现状需要通过我们的努力去进行改善。
1 风力发电逆变器的研究现状及选用原则
1.1 风力发电逆变器的研究现状
风力发电逆变器技术的发展始终和功率器件及其控制技术的发展紧密结合, 目前已经经过了如下5个发展历程: (1) 20世纪五六十年代, 晶闸管SCR的诞生为正弦波逆变器的发展创造了条件; (2) 20世纪70年代, 可关断晶闸管GTO及双极型晶体管BJT的问世, 使得逆变技术得到了极大的发展和应用; (3) 20世纪80年代, 绝缘栅型晶体管、功率场效应管、MOS控制晶闸管等功率器件的诞生为逆变器向大容量方向发展奠定了基础; (4) 20世纪90年代, 微电子技术的发展使新近的控制技术, 如重复控制技术、多电平变换技术、矢量控制技术和模糊控制技术等在逆变领域得到了较好的应用, 极大地促进了风力发电逆变器的发展; (5) 21世纪初, 逆变技术随着微电子技术、电力电子技术和现代控制理论的进步不断改进, 向着高可靠性、高效率、高频化、高功率密度和智能化的方向发展。
1.2 风力发电逆变器的选用原则
目前风力发电机组的单机容量越来越大, 已经发展到兆瓦级的水平, 风机并网时对电网的冲击已经不能忽略, 轻则会影响电网的电压质量, 使电压大幅度下降, 重则会造成电力系统的瓦解并威胁其他发电机组的正常运行。因此, 顺利并网已经成为风力发电的重要环节, 必须运用合理的并网技术来抑制并网时的冲击电流, 不能让并网技术成为风电发展的瓶颈。对于独立运行的风力发电系统而言, 选择合适的风力发电逆变器至关重要, 需要从以下几个方面进行考虑: (1) 额定输出容量。首先要对风力发电系统的全部负载进行分析, 然后来确定逆变器的额定容量。逆变器的输出容量越高, 可带负载也就越大。但是过大的逆变器容量会导致投资增加, 造成浪费。 (2) 输出电压稳定度。输出电压的稳定度直接影响着系统的供电品质。劣质的逆变器往往导致输出波形失真, 电网稳定性差, 严重的会导致用电器无法工作, 这就要求直流输入电压有较宽的适应范围。蓄电池的电压在工作时并不是绝对稳定的, 它会随着电池剩余容量和内阻的变化而波动。特别是当蓄电池老化时, 其端电压的变化范围很大, 如12V蓄电池, 其端电压可在10~16V之间变化, 这就要求逆变器必须在较大的直流输入电压范围内正常工作, 并保证交流输出电压的稳定。 (3) 整机效率。整机效率是逆变器的一个重要指标, 整机效率低说明逆变器自身功耗大。逆变器效率的高低对风力发电系统降低发电成本和提高发电效率有着重要的影响。由于目前风力发电的价格较高, 为了最大限度地利用风力发电, 提高系统效率, 就必须提高逆变器的效率。 (4) 必要的保护功能。保证逆变器安全运行的最基本措施是过电压、过电流及短路保护;另外, 有些功能齐全的逆变器还具有欠电压、缺相保护及温度超限报警等功能, 其可靠性更高。目前, 风力发电主要用于边远地区, 这就要求逆变器具有合理的电路结构、严格的元器件筛选以及各种保护功能, 如直流输入反接保护、交流输出短路保护、过热保护、过载保护等。 (5) 安全的启动性能。选用的逆变器应保证在额定负载下安全启动。高性能的逆变器可以做到连续多次满负载启动而不损坏器件。
2 风力发电逆变器的结构
风力发电逆变器是能将一定幅值的直流输入电压 (或电流) 变换成一定幅值、一定频率的交流输出电压 (或电流) , 并向无源负载 (如电炉、电机和其他用电器等) 供电的电力电子装置。风力发电逆变器的主要器件包括以下几个部分: (1) 电力二极管。电力二极管虽然是不可控器件, 但是原理和结构简单, 性能可靠, 因此目前仍然大量运用于很多电气设备中, 特别是快恢复二极管和肖特基二极管, 仍然在中、高频整流和逆变中具有不可替代的位置。 (2) 电力场效应晶体管。电力场效应晶体管为电压型场效应控制器件, 具有漏极D、栅极G和源极S3个电极。场效应晶体管可以分为绝缘栅型场效应晶体管和结型场效应晶体管, 前者是利用栅极与源极之间电压形成电场, 来改变半导体表面感应电荷的多少以及导电沟道的等效电阻和导电能力;后者是利用PN结反向电压对耗尽层厚度的控制来改变漏极与源极之间导电沟道的宽度。 (3) 绝缘栅双极型晶体管。绝缘栅双极型晶体管是一种电压控制型开关器件, +15V的栅极电压可使其导通, 0V的电压可使其关断。绝大多数的大功率绝缘栅双极型晶体管都采用模块式封装, 为了减少体积并提高散热效率, 压接式封装的绝缘栅双极型晶体管也可以买到, 不过其规格较少。
3 基于多微处理器的风力发电逆变器控制系统硬件设计
为了通过控制电路解决信息采集、处理和输出的控制问题, 本文设计了基于DSP、ARM和FPGA控制的逆变器。主处理器采用ARM处理器, 它是整个系统的核心, 具有显示、参数调节、系统检测保护功能;通过键盘输入控制命令, 利用DSP向FPGA送入需要的触发脉冲信息, 同时检测保护信息并实时显示;辅助模块DSP主要用于数据采集和压缩, 并发送控制命令;辅助模块FPGA内部实现正弦波脉宽调制SPWM控制算法。图1为整个硬件系统的框图。
电压、电流传感器输出是标准的4~20mA电流信号, 经过250Ω精密电阻变成1~5V的标准电压信号, 然后经RC低通滤波, 通过电压跟随器之后由AD7656进行模数转换。AD7656将传感器输出的信号转换成16位数据, 然后交给DSP进行数字滤波等数据处理。DSP处理数据后, 数据通过FIFO缓冲然后交给ARM进行显示及存储等。DSP输送控制命令到FPGA, 由FPGA发出脉冲控制IGBT的开通与关断。
4 基于多微处理器的风力发电逆变器控制系统主程序流程
基于多微处理器的风力发电逆变器控制系统主程序流程表述如下:开始对程序初始化, 包括系统初始化、I/O口设置初始化、外围设备控制初始化和各种标志寄存器初始化;然后显示开机界面, 等待几秒钟, 显示操作界面;查询是否选择了操作功能, 如果没有选择, 则继续查询。如果选择了操作功能, 则查询确认键是否按下, 如果确认键按下则记录下操作代码, 并进入下一单元, 否则返回到查询状态;当确认键按下后, 读取操作代码, 根据操作代码值调用子程序 (这其中包括A/D转换子程序、捕获中断子程序、傅里叶变换子程序等) ;当子程序处理完毕后调用显示界面;最后返回操作界面。
5 结语
近年来, 风力发电受到世界各国的重视, 成为世界上新能源开发利用中最成熟、开发规模最大和最具商业化发展前景的发电方式之一, 但是风力发电的核心部件———逆变器的性能还需进一步提高。为了适应风力发电的快速发展及其对高品质、智能化逆变器的要求, 本文对采用多微处理器的风力发电逆变器进行了探究, 以期显著提高风力发电逆变器的品质和智能化水平。
参考文献
[1]徐雪峰.正弦波并网运行逆变器及控制方法的研究[D].哈尔滨工程大学, 2007
Neuron多处理器芯片及其应用 篇2
摘要：Neuron芯片是美国Mitorola公司和日本Toshiba公司制造的一种多处理器结构的神经元芯片。它将通信协议和控制用微处理器有效地集成在一起，实现通信、控制、调度和I/O等功能。本文以MC134150为例，介绍有关Neuron芯片的基本结构和组成、LonTalk协议以及应用系统的组成方式等。
关键词：神经元芯片多处理器Neuron固件
一、Neuron芯片的基本组成
Neuron芯片作为一种多处理器结构的神经元芯片，有着完整的系统资源，如图1所示，其内部集成有三个管线CPU，最高工作频率可达10MHz。它设置有11编程输入、输出引脚(IO1～IO10)，编程方法多达34种，方便了实现应用。片内设有EEPROM和RAM，支持有外部扩展多种存储器的接口，最大存储空间允许有64KB。内部含有两个16位定时器/计数器，能够由固件产生15个软件定时器。Neuron芯片的长处还在于它的网络通信功能，引出的五个通信引脚(CP0～CP4)提供了单端、差分和特殊应用模式等三种网络通信方式。
1.处理器单元
Neuron芯片集成有三个处理器，其中一个用于执行用户编写的应用程序，另外两个完成网络任务。图2示意了Neuron芯片内三个处理器的功能分配及与内部共享存储器区域之间的关系。
(1)MAC处理器是媒体访问控制层处理器。它处理OSI七层网络协议中的1，2层，主要包括驱动通信子系统硬件以及执行冲突回避算法等。MAC处理器使用位于共享存储器中的网络缓冲区与网络处理器进行通信。
(2)网络处理器实现网络协议中的3～6层。它实现网络变量处理、寻址、事务处理、文电鉴别、软件定时器、网络管理和路由等功能。网络处理器通过共享存储器中的网络缓冲区与MAC处理器通信，并采用应用缓冲区与应用处理器进行通信。应用缓冲区也是设置在共享存储器中的。对缓冲区的访问都用硬件信号灯来协调，以便在更新共享数据时消除竞争。
(3)应用处理器一方面执行用户编写的应用程序代码，另一方面执行由用户代码所调用的操作系统服务。大多数应用程序均可采用NeuronC语言来编制，使编程工作真正从繁琐的汇编语言中解脱出来。
2.存储器分配
MC143150的外扩存储器接口总线中，有8位双向数据总线、16位处理器驱动的地址总线以及用于外部存储器存取访问的两个接口信号线R/W和E。总的地址空间为64KB，其中有6KB的地址空间保留在芯片内，剩余的58KB的地址空间供外扩存储器使用。在外扩存储器中，通常用16KB存放固件，其余的42KB用于存放用户程序和数据信息。
3.应用I/O口
具有11个引脚的I/O接口提供有34种编程方式，另外，2个16位定时器/计数器可用于频率和定时I/O。由固件产生的15种软件定时器并不占用应用处理器的运算时间，而由完成网络功能的处理器实现。因此，用户可直接使用软件定时器，不必考虑其具体操作。
Neuron芯片提供的11个I/O引脚(IO0～IO10)可通过编程设定为34种不同的I/O对象，支持电平、脉冲、频率、编码等各种信号模式，有直接I/O对象、定时器/计数器I/O对象、串行I/O对象、并行I/O对象等供用户选择。它们与集成的硬件和固件一起可用于连接马达、阀门、显示驱动器、A/D转换器、压力传感器、热敏电阻、开关量、继电器、可控硅、转速计、其他处理器和调制解调器等，方便了实际应用。表1列举了所有I/O对象的基本类型。
表1I/O对象类型参照表
I/O对象类型注释Bitinput/output位输入/输出Bitshiftinput/output位称输入/输出Byteinput/output字节输入/输出Dualslopeinput双积分输入Edgedivideoutput脉冲沿分离输出Edgeloginput边沿跳变时间间隔序列输入Frequencyoutput频率输出I2Cinput/outputI2C输入/输出Infraredinput远红外输入Leveldetectinput电平监测输入Magcardinput磁卡编码输入Magtracklinput经录入1输入Muxbusinput/output多总线输入/输出Neurowireinput/output神经元接口输入/输出Nibbleinput/output半字节输入/输出Oneshotoutput单稳输出Ontimeinput逻辑电持续时间输入Parallelinput/output并行输入/输出Preiodinput周期输入Pulsecountinput脉冲计数输入Pulsecountoutput脉冲计数输出Pulsewidthoutput脉宽输出Quadratureinput位置码盘输入Serialinput/output串行输入/输出Totalcountinput累加计数输入Touchinput/output触点输入/输出Triacoutput触发输出Triggeredcountoutput计数触发输出Wiegandinput维甘德输入
4.通信口
由CP0～CP4组成的`通信接口，允许工作在单端或差分模式，既可直接驱动，也可外接变压器驱动或外接485总线驱动。传输速率的选择范围为0.6kb/s～1.2Mb/s。
5.附加功能
Neuron芯片具有睡眠/唤醒电路、看门狗定时器和服务引脚等附加功能。
(1)Neuron芯片可以在软件控制下进入低耗的睡眠状态，此时，振荡器系统时钟、通道端口所用的定时器/计数器均关闭。但是，所有的状态信息(包括内部RAM中的内容)都保留，这样可以降低系统功耗。
(2)Neuron芯片中的处理器由三个看门狗定时器保护，主要针对软件错误或存储器错误。若系统软件或应用软件不能周期性地复位些定时器，则整个神经元芯片将被自动复位。在10MHz时钟下，看门狗定时器大约持续0.84s。
(3)Service引脚在芯片固件的控制下，为配置和安装含有芯片的节点时使用。该引脚的可编程上拉电阻由应用软件选择。
二、Neuron固件
Neuron芯片的固件主要包括基于OSI参考模型的LonTalk协议、I/O驱动程序、事件驱动的多任务调试程度以及函数库等部分。其中的LonTalk协议具有通用性，支持多种媒体和多种网络拓扑结构，并提供多种服务。LonTalk协议可使控制信息在各种介质中可靠地传输。表2列出了LonTalk与OSI7层协议之间的比较，以及与Neuron芯片中三个处理器之间的关系。
表2LonTalk与OSI7层协议的比较
层号OSI层次标准服务LON提供的服务处理器7应用层网络应用定义标准网络变量类型应用处理器6表示层数据表示网络变量、外部帧传送网络处理器5会话层远程操作请求/响应、认证、网络管理网络处理器4传送层端对端的可靠传输应答、非应答、点对点、广播、认证等网络处理器3网络层目的地址寻址地址、路由网络处理顺2链路层介质访问和数据组帧帧结构、数据解码、CRC差错检测预测、CSMA磁撞回避、选择优先级、碰撞检测MAC处理器1物理层电气连接介质、电气接口MAC处理器
三、NeuronC语言
NeuronC是基于ANSIC并针对LonWorks分布控制的应用，经优化、加强而成的一种程序设计语言。它增强了对I/O支持、时间处理、报文传递等功能，其扩充部分包括软件定时器、网络变量、显式报文、一个多任务调试、EEPROM变量和杂函数等。NeuronC语言提供的主要特征和支持包括以下内容。
(1)一个内部多任务调度程序：允许程序员以一种自然的方式逻辑地表达由事件引发的并行任务，并可以控制任务执行的优先级。
(2)一个Run-Time函数库：调用时执行事件检查、I/O管理、网络信息的接收和传送、Ueuron的多种控制等。
(3)实现对I/O操作显式的控制：通过对I/O对象的说明来定义标准化Neuron芯片特有的多功能I/O。
(4)新一级对象“网络变量”的说明语句：网络变量作为NeuronC语言的对象，无论何时被赋值，其值都可自动地传遍网络。网络变量的引入和使用了节点间的数据共享。
(5)新语句“when”：定义由事件驱动的任务。
(6)支持显式报文传递：实现对基本LonTalk协议服务的直接访问。
(7)一种对毫秒和秒计时器对象说明的语句：它们在停止计数时将会激活用户定义的任务。
利用NeuronC语言提供的支持，可大大控制网络软件的开发和应用，使开发人员几乎感觉不到在网络环境下编程。
四、应用系统的基本组成
图3所示是基于Neuron芯片的应用系统，一般由下述器件构成。
1.Neuron芯片
它主要用于实现LonTalk协议服务，执行节点中的应用程序。
2.收发器
收发器其实是连接Neuron芯片和通信介质之间的接口，可支持比绞线、电力线、无线射频、光纤及红外等多种介质的通信。由于Neuron固件中含有通信协议，因此，该器件的使用对构建网络环境的应用系统十分方便。
3.应用电路
应用电路是连接Neuron芯片的I/O引脚到诸如传感器、执行器、键盘、显示器等I/O设备所需的电子线路。它需要按照不同的应用要求单独设计。此时，只要通过配置I/O对象和编制NeuronC应用程序，就能控制该应用系统的工作，并实现网络环境的通信功能。
多任务处理能力是否应提倡？ 篇3
我们都愿意相信我们可以同时做很多事情，我们的注意力是无限的，但是这只是一个永恒的神话。实际上，我们能做的只不过是注意力在任务之间的快速转移。这将会产生两个不好的后果：第一，我们没有给一件事情足够的注意力，第二，我们降低了应对所有的任务所需注意力的质量。养成处理单一任务的习惯，将会使我们大脑的神经网络向好的方向改变，增加连通性。除此之外，这还被认为有防止老年痴呆的作用。事实证明，已参与过五次注意力控制培训课程的年长成年人的大脑活动模式已经开始显现出更接近于年轻成年人的大脑活动模式的倾向。
我们以为人们将会意识到他们不擅长多任务处理并改掉这个习惯。但是因多巴胺和肾上腺素刺激的反馈回路所造成的认知错觉，会使得多任务处理者认为自己做的很好。部分原因在于公司在工作场合错误地引导与鼓励员工进行多任务处理。很多管理者会给员工强加一些规则，如“你必须要在15分钟答复邮件”，或者“你必须保持聊天窗口开启”，但是这就意味着你要分散注意力，停止正在做的事情，分割前额皮质上的大量资源，而这个前额皮质上专注任务资源的形成则需要成千上万年的磨练。这个专注任务的模式才能够带给我们金字塔、数学、伟大的城市、文学、艺术、音乐、青霉素以及可以飞到月球的火箭等伟大的发明。这些发明在分散的两分钟富余时间中是不可能实现的。
最终赢得生产力效率竞争的公司都是怎样的？它们不仅保证员工的工作时间段，还允许他们有间隔的休息、小憩与锻炼的机会，同时为员工提供一个放松、平静、有序的工作环境。如果你一直处于一个紧张的环境中，总是有人要求你不断去产出，你将不可能拥有深刻的见解。这就是谷歌在总部安置乒乓球台的原因。研究发现，随着每周工作时间的下降，生产率反而升高，明显暗示着适宜的娱乐休闲和再充电的时间对雇主和员工都是有利的。伴随着睡眠的剥夺的过度工作将会导致员工易于犯错，而这些错误将需消耗比过度工作更长的时间去去弥补。（编译：郑丽莎；来源：http：//www.strategy-business.com/）
建议多关注污水处理与垃圾处理问题 篇4
我在建设系统多年, 虽然至今仍然只是一个“虾兵蟹将”, 但是心头却也总是牵挂着建设行业的大事小事。于是, 通过各种媒体了解建设系统的昨天、今天、明天, 就成为了我每天的必修课程。
闲来之时, 我喜欢翻开《中华建设》。应该说, 我是《中华建设》的忠实读者了。从《中华建设》更名前的《长江建设》起, 我就开始关注它了。
《中华建设》自2009年1月改版以来, 给了我不少的惊喜。不谈“政策解读”的答疑解惑, 也不说“热点聚焦”中对一个事件的深入详实报道, 就是“建设论坛”从重量不重质转变为重质不重量的转变, 就足以道出该杂志通过论文的发稿量来逐利的意识的日趋淡薄。我以为, 这是一个杂志进步的表现。
当然, 对于《中华建设》的某些内容, 我也有着自己的一些看法。
首先, 我以为《中华建设》关注的应该是建设系统的各行各业, 而从当前的内容来看, 似乎很少关注到污水处理与垃圾处理的问题。其实, 这两大块与民生是十分紧密的。污水处理的得当与否, 垃圾处理是不是进展顺利等都与人民的生活品质的提升有着至关重要的联系。所以, 我建议, 杂志的记者与编辑可以多花一点时间和笔墨倾注在我国垃圾、污水处理的问题上, 为我国垃圾、污水处理建言献策。
其次, 从我个人希望获取信息的角度出发, 我还希望《中华建设》可以多关注一些国外的好做法和经验。譬如, 开辟一个如“它山之石”的栏目来报道兄弟国度的好的政策、措施等就是一个很好的方式。
多微处理器 篇5
基于FPGA技术的多处理器导航系统设计
随着惯性导航及组合导航的不断变化和发展,为适用于微小型场合使用,结合现有导航技术,研究了一种基于FPGA多处理器结构的、低功耗、低成本的惯性导航系统.重点分析了其硬件和软件的`特点,给出了一种实用的设计方式.
作 者：杨芳 郝永平苗雷 YANG Fang HAO Yong-ping MIAO Lei 作者单位：沈阳理工大学,沈阳,110168 刊 名：弹箭与制导学报 PKU英文刊名：JOURNAL OF PROJECTILES, ROCKETS, MISSILES AND GUIDANCE 年，卷(期)：2007 27(2) 分类号：V249.322 关键词：SOPC FPGA 惯性导航多微处理器 篇6
1、污水处理市场前景巨大；
2、全方位、多技术线路水
上海巴安水务有限公司（以下简称：巴安水务）是一家专门从事环保水处理业务，为电力、石化等大型工业项目和自来水厂、污水处理厂等市政项目提供持续创新的智能化、全方位水处理技术经济解决方案。目前公司已在多项技术领域处于行业领先水平，在火电厂凝结水精处理市场中，公司在公开招标中对空冷机组凝结水精处理系统的中标率为42.6%，领先于行业其他企业。2008年-2010年，公司净利润分别为1106.38万元、1994.99万元、3113.51万元，体现了良好的成长性。
污水处理市场空间广阔
国家的高度重视和产业政策的支持推动了市政污水处理行业的快速发展，截至2009年末，我国已建成城市污水处理厂约1100座左右，日处理能力达到8664万吨/天，城市污水处理率达72.3%。
我国市政污水处理与回用行业正处于逐步从达标排放到“低排放”及污水处理回用的发展过程当中，预计未来行业发展前景广阔。据悉，“十二五”和“十三五”时期，我国废水治理投入将分别达到12781亿元和15603亿元，其中用于工业和城镇生活污水的治理投资将分别达到5753亿元和5578亿元。
随着国内水资源日益紧张，市政污水处理和基于污水再利用的再生水市场发展潜力巨大，假定“十二五”期间，新增污水处理能力和再生水日利用能力保持“十一五”期间要求，则需新增日处理10万吨的中型再生水项目至少70个，按照再生水处理系统造价3,000万元，市场容量在21亿元以上；需新增日处理10万吨的中型污水处理厂450个，按照符合污水排放标准的污水处理系统造价1,500万元，市场容量在60亿元以上。
全方位、多技术线路水处理企业
目前，水处理的常规技术已经比较成熟、通用，水处理设备系统集成服务商主要是合理的运用各种技术，然后根据整体设计方案，选择适用的水处理设备，再将各设备集成为成套的水处理系统，以满足各种水处理需求。整体而言，公司的核心竞争优势可以分成两个层面：
（1）自主研发和技术创新能力
巴安水务作为创业型企业，一直都重视自主研发和技术创新，目前公司已经取得了14项专利。公司掌握了所提供的主要水处理系统如凝结水精系统、中水回用系统、市政给水系统、市政污水系统等相关技术，并不断创新，这使得公司在整体系统的设计和理解上具有不断创新的优势。
（2）水处理系统设计资料库齐全
巴安水务成立10多年以来，已经完成了近200个水处理项目，这样帮助公司积累了丰富的技术资料和实例资料。资料库的业务涵盖工业和市政水处理行业，极大地提升了公司系统设计能力和系统改进、创新能力。
除了以上两点核心竞争优势以外，巴中水务的多技术、多产品、多行业的“三多”品牌形象无疑给公司带来了更大的商机。巴中水务利用水处理系统的核心基础技术，整合了几个主要的技术要点，然后再此基础上通过工程实践，搭配组合各种水处理技术，打造出丰富的产品线。这极大地帮助了企业在承揽项目时财务多个水处理系统打包定价策略，为客户提供全套的“交钥匙”服务。
多微处理器 篇7
1 片上NiosⅡ嵌入式软核多处理器系统
嵌入式系统的核心是RISC处理器,具有代表性的RISC软核处理器是NiosⅡ处理器。软核处理器是指用编程的方法生成的处理器。是一种将硬件逻辑、智能算法、硬件描述语言和编程有机的结合出来,设计处理器硬件电路的新技术。
片上NiosⅡ嵌入式多处理器系统优势在于设计者可根据的实际的需要,自主选择NiosⅡ处理器的类型和数目并进行设置,对存储器和外围设备进行优化配置,最大限度提高片内资源和系统资源的利用率。
1.1 NiosⅡ处理器
由NiosⅡ软核处理器构建的系统,对系统软硬件容易进行裁剪,并可集成在一个FPGA芯片上,构建系统和实时评估非常迅速、方便,可大大地缩短设计周期,降低设计风险。
1.2 多处理器系统类型
按共享资源分为非共享资源多处理器系统和共享资源多处理器系统两种[1]。非共享资源多个处理器系统中的多个NiosⅡ处理器完全是独立的,不共享系统资源,处理器相互之间无干扰,系统结构不太复杂。共享资源多处理器系统在共享资源的情况下,要确保多个NiosⅡ处理器安全、可靠的工作,它对提高每个处理器的性能、减小体积,降低成本和功耗有利,但系统软件的设计较为复杂。
按处理器拓扑结构分为2种,一种是非层次结构,处理器与系统组件的连接容易;另一种是层次结构,它可根据实际需要来确定NiosⅡ处理器的数目,优化系统的内部结构,有效利用FPGA芯片的资源。但存在平衡多处理器的负载和任务协调的问题。
2 共享资源多处理器系统
由多个NiosⅡ软核处理器,一套片上外设接口,片上存储器,片外存储器接口等并集成在一个FPGA芯片上,构成片上嵌入式NiosⅡ软核多处理器系统的基本架构。
2.1 共享系统资源
NiosⅡ多处理器系统可共享存储器、外围设备系统资源。为了确保每个处理器共享资源,防止由于处理器之间的干扰,引起程序或数据的错误,导致整个系统的崩溃。NiosⅡ多处理器系统中使用硬件互斥核组件对共享资源进行保护处理,以协调各个处理器的正常工作,确保处理器之间不受干扰,从而提高多处理器系统的性能。
2.2 硬件互斥核
用硬件互斥核来协调各个处理器对共享资源的访问。硬件互斥核是没有内部功能的,是一个简单的QSYS组件。它提供了一个协议来保证对共享资源的所有权的互斥,互斥协议是在任何时刻只有一个处理器允许访问共享硬件资源,这样才能有效保护多个处理器访问使用硬件资源,防止数据的损坏或系统的崩溃。互斥核mutex提供一个原子的测试和设置操作,它允许处理器测试,如果互斥是可用的话,获得互斥锁处理器进行单一的操作[2,3,4]。当处理器完成使用共享外设与互斥锁,会释放互斥锁。此后,另一个处理器可以获取该互斥锁和共享外设的使用权。
需要注意,互斥核并没有外设系统被多个处理器同时访问的物理保护,运行在处理器上的软件负责遵守互斥协议,软件通过写获取互斥锁后,处理器访问其相关联的共享外围设备。多个处理器访问一个mutex核,则每个处理器有一个唯一的标识符ID(cpuid)。Altera提供了NiosⅡ处理器访问硬件的子程序,这些函数是针对mutex核的,直接对底层硬件进行操作,每个处理器通过写它的cpuid控制寄存器的值到mutex寄存器的owner域对mutex加锁,而mutex不能对HAL API或ANSI C标准库进行访问[1]。
3 片上嵌入式NiosⅡ软核六处理器系统实例
片上嵌入式NiosⅡ六处理器硬件系统结构示意图如图1所示。
3.1 硬件系统结构
由六个NiosⅡ处理器、硬件互斥核、片上存储器、JTAG UART、定时器、FLASH控制器、FLASH存储器、System ID、Avalon Switch Fabric总线组成系统硬件的基本结构。该系统采用层次结构,其中第六个处理器、片上存储器、JTAG UART、System ID、定时器、FLASH控制和存储器处在结构的顶层。处在底层的5个子系统共享存储器资源,每个子系统包含一个NiosⅡ处理器、JTAG UART、定时器和硬件互斥核,用Avalon-MM、Pipeline Bridges将逻辑相邻的子系统处理器和互斥核之间连接成一个环,连接子系统与系统顶层组件之间的通信通道。
3.2 NiosⅡ处理器选择和参数设置
NiosⅡ处理器有快速型、标准型和经济型三种类型[3],快速型配置性能最高,经济型
配置占用片内资源最少,标准型配置的性能和占用片上资源介于快速型和经济型之间。根据实际应用需要对系统性价比及功耗的要求,合理选择和配置NiosⅡ处理器。
多处理器系统中对每一个处理器都要进行正确的设置,否则即使创建的硬件系统已通过编译并生成,也会造成多处理器系统不能正常运行的问题。如果多个处理器使用片上存储器为共享程序存储器,则必须正确设计异常地址。如果使用CFI FLASH存储器区域作为多个处理器的引导区,则必须要正确设计复位地址。使用不同类型的存储器要正确的进行设置。
3.3 共享程序存储器
为了降低成本、功耗,简化多处理器系统结构,实例中利用FPGA的芯片资源共享程序存储器,六个NiosⅡ处理器的运行软件共同使用片上存储器,每个处理器的软件位于片上存储器所属特有的存储器区域。如果六个处理器的软件在片上存储器运行,假设每个处理器的软件需要有的内存空间用于程序代码和数据。这样第一个处理器使用片上存储器0x0~0x1FFF之间的作为其程序空间,第二个处理器使用片上存储器0x2000~0x3FFF之间的区域,第三个处理器使用片上存储器0x4000~0x5FFF之间的区域;其他各个处理器所需的存储器区域采用同样的方法对片上存储器进行分区。
NiosⅡSBT提供了一个简单的存储器分区模式,允许多个处理器的软件运行于同一存储器的不同区域,确保位于存储器中的主要代码段的链接和固定地址。图2所示六个处理器在片上储存器的分区及代码段的链接。
3.4 设置启动地址
在多处理器系统中,每个处理器在存储器中必须拥有自己的启动区域,多个处理器不能从同一非易失性存储器的同一地址启动。启动存储器类似程序存储器一样也可以进行分区,但段和链接的概念不同,因为通常引导代码只是复制到它实际的程序代码被链接在RAM中,然后跳转到该程序代码处。为了从同一非易失性存储器的不同区域启动多个处理器,设置每
个处理器复位地址,这个地址就是启动该处理器的位置,启动区域要留出足够的空间存放启动代码。由于没有支持机制多个处理器无法直接访问CFI FLASH存储器,需要使用一个CFI FLASH控制器,NiosⅡ处理器通过CFI FLASH控制器读取或写入到CFI FLASH存储器。如果多个NiosⅡ处理器启动在同一个CFI FLASH存储器。为确保安全访问,必须删除一个主控处理器之外的CFI FLASH存储器alt_main()函数所有初始化的驱动程序,并确认启动前完成所有其他处理器在CFIFLASH存储器的程序初始化[1]。图3所示六个处理器从一个FLASH存储器启动的映射。
3.5 共享外设资源
多个处理器共享外设存在严重的问题。共享外设的最大的问题是中断,如果允许一个外设中断且所有处理器共享它,没有可靠的方法保证哪一个处理器首先响应中断且为哪个外设服务。此外,如果外设是用来作为多处理器的输入设备,很难确定哪个处理器应该从设备中接受输入信息。NiosⅡ多处理器系统共享外设资源的方式,是系统中的外设仅被一个处理器访问,如果其他处理器需要使用外设,最好是使用硬件先进先出(FIFO)或消息缓冲区互斥保护。创建多处理器系统时,仅对需要通信的处理器和外设之间进行连接。例如,如果一个处理器运行仅使用一个片上存储器,该处理器没有必要与系统中任何其他存储器连接。处理器与存储器的分离,不使用物理断开连接,这样可节约FPGA资源,保证处理器不会破坏存储器的数据。
共享资源多处理器与各种组件连接是设计中的关键环节,要验证每个处理器及所需组件的连接是否正确。多数组件最好是由单一的处理器管理。例如处理器A要求一个外设的服务,而该外设与处理器B连接并由处理器B管理,处理器A要求对该外设进行操作,处理器A必须请求处理器B。这样可以使用处理器互斥保护的共享片上存储器,用于个两处理器之间的通信,达到多处理器共享外设的目的。
在多处理器系统中,每个从外设可以占据相同的基地址不会发生冲突,只要每个外设是被不同的处理器控制。因为每个从外设不必一定被每个处理器控制。如果处理器A被连接到映射地址为0x00008a00的一个从外设,处理器B也可以被连接到映射地址0x00008a00另一个从外设,只要处理器A是没有连接到处理器B的从外设,处理器B没有连接到处理器A的从外设,不会因为从外设占据相同的基地址而发生冲突。图4方框图显示多处理器系统中不同的从外设组件映射到同一个基地址的示例。
4 系统调试及软件设计问题
NiosⅡSBT for Eclipse工具包括了许多功能[5],它可以进行NiosⅡ多处理器系统的软件开发。能同时对多个NiosⅡ处理器进行调试会话,也可单独暂停和恢复每个处理器的运行,单独设置每处理器的断点。如果一个处理器遇到一个断点,它不会停止或影响其他处理器的操作。NiosⅡSBT for Eclips对多个处理器系统具有可同时进行在片调试的能力。
系统软件设计应注意的问题,在设计NiosⅡ多处理器系统的软件时,必须要考虑系统硬件结构的特点以及启动地址和异常地址的设置。设计调试运行多处理器系统软件与单处理器系统相似,一定要清楚每个处理器的复位地址、异常地址,CPUID寄存器的值以及存储器的类型。多个处理器使用同一个程序存储器,而每个处理器的程序必须存放在不同的区域,用异常地址为每个处理器存放程序确定内存区域,使用QSYS为每个处理器设置异常地址[7]。
5 结语
So PC技术的出现带来全新的嵌入式处理器硬件的设计理念,使得设计嵌入多处理系统硬件电路的有了多种方法和途径。实例NiosⅡ嵌入式软核六处理器系统的方案具有一定可行性和实用性。如何提高嵌入式多个处理器系统的效率,实现资源的最佳配置,简化系统结构、降低成本和功耗,怎样合理选择时钟、I/O、其他外设等问题有待进一步研究解决。
摘要：为开发具有自主、新颖的嵌入式多处理器系统,满足功能、成本、体积和功耗的要求。对设计NiosⅡ软核多处理器系统存在的问题进行了研究,给出了一种层次结构的共享资源NiosⅡ嵌入式软核六处理器系统的实例。通过对硬件互斥核,程序存储器分区,重叠地址空间,启动地址和异常地址的分析,提出了多处理器系统共享片上存储器、FLASH存储器和外设资源的解决方法,为NiosⅡ嵌入式多处理器系统的设计提供了有效的方法和途径。
关键词：多处理器,软核,自主设计,互斥核,共享资源,启动地址,程序存储器
参考文献
[1]Altera.Creating multiprocessor NiosⅡsystems tutorial[R].USA:Altera,2011.
[2]李兰英.NiosⅡ嵌入式SoPC设计原理及应用[M].北京:北京航空航天大学出版社,2007.
[3]Altera.Embedded design handbook[M].USA:Altera,2011.
[4]Altera.NiosⅡprocessor reference handbook[M].USA:Al tera,2011.
[5]Altera.NiosⅡsoftware developer’s handbook[M].USA:Al tera,2011.
[6]Altera.SOPC builder user guide[M].USA:Altera,2011.
[7]Altera.Qsys system design tutorial[M].USA:Altera,2011.
多微处理器 篇8
1 可识别方位引信系统原理
本方位识别算法旨在实现引信周向8个象限的方位识别,利用双收双发收发分离共4根天线,在导弹圆周方向形成360°均匀探测场。其布局如图1所示,T1/T2为发射天线,R1/R2为接收天线,根据方位识别算法,可实现Q1～Q8共8个象限的方位识别。
根据时分复用原理得到4个通道的多普勒信号,是多象限分时扫描的最终目的。算法中的多象限分时扫描采用接收支路同时接收回波,再利用接收脉冲相关特性将接收到的回波进行分离,这种定向探测系统实现相对简单,收发隔离度高,并且能够降低回波多普勒的距离副瓣[1]。图2为多象限分时扫描时序原理图,图3为引信系统实现框图。
2 信号处理系统设计
2.1 功能要求
设计中定向探测引信的信号处理器是一个功能复杂的处理器,采用数字频域处理方式实现,包括A/D转换电路及信号处理模块,实现对多普勒信号的采样、量化,数字信号的FFT、CFAR处理,完成对目标的检测、启动判断、干扰判别。其功能包括:(1)对4路多普勒信号进行数字化。(2)依据4路多普勒信号,实现时频转换及相关频域处理。(3)在符合目标检测判据时给出目标存在信号。(4)将多普勒信号的频域峰值作为目标能量信息,对4路目标能量信息进行比较,实现引信周向8个象限的方位识别[2]。
2.2 数字信号处理系统工作原理
目标或环境回波经过引信接收前端,根据分时扫描原理得到4路多普勒回波,4路信号同时输入信号处理电路。4路多普勒信号首先经过A/D采样,形成回波时域数据,然后进行FFT频域分析和坐标系转换,基于线性逼近近似算法的求模运算、多处理器协同工作下的数据传输缓存,最终输入DSP芯片中进行目标检测和方位识别,得如果满足一定的信噪比则给出目标存在信号,在目标存在的前提下继续进行目标方位识别,输出目标方位信息。设计信号处理系统采用了FPGA+DSP架构,由FPGA完成4路FFT运算,由DSP完成目标检测、脱靶方位识别,由2片FPGA芯片和单片DSP芯片构成了一个多处理器协同工作的数字信号处理机。图4给出了本设计中引信信号处理单元的流程框图。
2.3 FPGA单元设计
引信信号处理系统中两片FPGA芯片,主要实现4路多普勒信号的时频域转换以及频域信息的预处理,要求4路并行处理。FPGA芯片选用两片Altera公司的EP1K100QI208-2,分别记为FPGA1和FPGA2,单片FPGA进行两路FFT运算、求模运算以及计算结果的缓存[3]。模块化思想能够大幅优化数字信号处理系统设计,增强代码的可读性和维修性,设计中广泛采用了模块化设计思想,对信号处理中的各项功能合理划分。单片FPGA内部主要包含FIFO缓存模块、FFT时频转换模块、求模运算模块、DSP数据缓存模块。图5为单片FPGA内部系统框图。
2.4 DSP单元设计
引信信号处理系统设计中选用了TI公司的F2802芯片,作为FFT运算后续处理检测、判别的主处理器。F2812有内置Flash存储器,无需外挂存储芯片。F2812是一款高速成熟的DSP处理器,具有很强的数字信号处理能力,最高核心频率可达150 MHz,程序中系统时钟设定为100 MHz,既能满足信号处理的实时性要求,同时又保证了器件工作的稳定性。
DSP信号处理器接收到FPGA发送的中断请求后,从FPGA双口RAM中读取128点频谱x(k),对x(k)进行逐点选大,找到目标所在频谱位置。将单元内其他谱线能量相加平均作为噪声能量N。为弱化信号截断引起的频谱泄漏,计算噪声能量时,去掉最大谱线两侧相邻的两根谱线,将最大谱线及噪声能量的比值与既定门限进行比较,判断目标是否存在,若不存在,则进行下一帧运算;若存在,则进入方位识别程序,进行方位识别,若能识别出目标方位,则给出二进制3位方位指示信号3`b000～3`b111,分别对应导弹周向8个方位。DSP软件处理流程图如图6所示。
3 关键技术及其实现
3.1 方位识别算法的具体实现
根据文中方位识别算法设计,可以得到可识别方位信号处理系统的测向工作原理,但判据的确定仅是理论的推导,只有对实际多普勒回波的时域和频域特征进行分析,从中得出各通道多普勒信号,对应频谱谱峰与实际目标方位的对应关系。设计中,基于多普勒比幅算法的方位识别功能最终判据的确定是一个不断试验、根据试验结果又去不断修正的过程,由于DSP芯片对于复杂算法的实现有着较好的灵活性,经过不断的试验和软件优化,最终得到一个稳定可靠的可识别8象限方位信息的引信信号处理系统。
采用多普勒信号最大值比较法来识别目标脱靶方位,即根据4路多普勒信号进行频谱分析后,按照频域能量比幅的方法进行方位识别,4通道多普勒接收机和信号器多通道处理之间的指标一致性将影响测向的精度,对接收机和信号处理器的通道一致性进行了标定,如图7所示。
3.2 多处理器协同工作下高速数据传输
由于设计中采用FPGA+DSP的系统构成方式,由两片FPGA完成4路多普勒信号的FFT运算、求模运算等,由DSP完成后续复杂算法计算。对于每帧运算,经2片FPGA处理得到的4路信号频域信息能够快速、同步、准确的传到下级DSP芯片中,是多处理器设计中的难点。
以256点,8位FFT运算为例,在两片FPGA进行完FFT运算和模值运算后,得到4路多普勒信号的频域信息,共4路×256点×8位数据,这些数据之后要进行频域单元平均恒虚警算法判断是否存在目标,以及用消比幅算法来判断目标的方位信息。而进行下一步处理,首先要完成4路频域数据的传输问题,在信号处理系统设计中,数据处理有实时性处理的要求,并且FPGA与DSP之间只有一个数据通路,如果将4路数据串行传输,传输时间将大幅增加,直接导致信号处理系统不能满足实时性要求。基于这样的考虑,在传输数据之前首先将4路×256点×8位数据,转化为1路×512点×16位的频域数据,通过DSP的16位数据通路传输数据,这种数据预处理方法需要将两片FPGA的数据进行融合,在缓存模块的软件设计中,首先将FPGA1和FPGA2中的两路FFT运算结果2路×8位融合成1路×16位数据,再将FPGA2中的处理结果传至FPGA1中,将两片FPGA的处理结果分别存入两个双口RAM中,两个存储器统一由DSP地址总线控制,增设存储器选择端,同一时刻仅有一个RAM向DSP传输数据。多级数据缓存示意图如图8所示。
根据上述原理进行数据缓存设计,本系统能够快速、4通道同步、准确地将频域处理结果送至下级运算中,保证了系统的准确性和快速性。
3.3 高速信号处理中的多级流水设计
由于引信与目标高速交会,要正确识别目标、精确控制炸点,就必须在较短的时间内处理大量的回波信息。定向毫米波引信数字信号处理立足于干扰条件下探测识别目标的设计理念,更需要在短时间内对多个象限的回波信号做多批次的处理并进行特征积累,完成干扰模式的识别和目标的精确检测及定位。因此,对信号处理的快速性、实时性要求更高。
为保证系统工作的实时性,在整个信号处理系统设计中采用了多级流水线处理,首先将整个信号处理系统分为时频转换和目标检测、方位识别两级大流水线,在FPGA的设计中,将整个时频转换也分为数据接收缓存、FFT运算、求模运算、数据输出缓存等模块。在每个模块设计中,又将各模块运算进行分级处理,多级流水线处理保证了整个信号处理系统的实时性和快速性。多级流水的思想利用了FPGA内部的丰富资源、面积换取了速度,大幅提高了系统关键路径的最高时钟频率fmax。
4 结束语
文中设计了一种基于多处理器的数字信号处理机,不仅实现了引信的频域目标检测算法,同时实现了基于多普勒比幅算法的方位识别算法,具有8象限的方位识别能力,信号处理器装调完成后,对信号处理电路进行了不同交会状态的数据回放,结果表明,该信号处理器能够在不同的交会条件下,准确给出目标存在信号和目标方位信息,实现8象限的目标方位识别。
摘要：设计了一种采用FPGA+DSP系统框架的信号处理机,由3个核心处理器协同工作,共同完成多通道多普勒信号的目标检测和方位识别等功能。该信号处理机在实现频域目标检测功能的同时,实现了8象限的方位识别功能,能够提高引战配合效率。多处理器的分层设计保证了该信号处理机的实时性和灵活性,是一个具有较强可扩展性的信号处理开发平台。
关键词：多处理器,方位识别,单元平均恒虚警,实时性
参考文献
[1]刁海南.判断导弹脱靶方位的多普勒信号比幅算法[J].宇航学报,2003,24(3):239-243.
[2]张清泰.无线电引信总体设计原理[M].北京:国防工业出版社,1985.
多微处理器 篇9
方位识别算法运用方位识别方式, 进行八个方位准确定位, 把双收双发收发功能进行分离天线, 这个4根天线被完整的分离出来。在导弹圆周上形成均匀探测场, 360度的探测场一直在运动, 保障方向指引正确。一般而言, T1和T2制定为发射天线, R1、R2是接收信号天塔, 可以依据方位识别算法, 把Q1、Q8方位准确定位出来。再用分复原理进行运算, 把剩下4个接口的多普勒信号绘制出来, 这是运用扫描技术得出的最终结果。在算法中常常借用多象限分时扫描方式收集信息资料, 把收到的信号通过反射回转到接收器上, 再通过接收脉冲相关性质把收集到的数据进行分离汇总。该系统简单的实现了波线汇集, 并且在工作中降低多普勒回波的距离。该系统使用非常简单, 操作起来非常方便。只是借助信号回波方式, 进行可识别方位信号处理。帮助人们准确定位, 在进行信号收集时, 人们可以根据波段强弱, 来判断距离长远, 如果在计算中丢失了数据, 该系统可以及时将数据恢复, 促进工作顺利进行。
二、信号处理系统设计原理
1. 功能设计要求
该技术在设计时主要引用的是探测引信处理器, 处理器的功能非常之复杂, 它采用多段数据信号以及数据频转方式实现信号处理, 这系统主要包含信号处理模块以及电路转化等功能。把散落的多普勒信号汇集起来, 通过采样和处理, 把模拟信号通过数据的方式进行传播, 完成了FF11、CFAR处理, 把启动判断、目标检测、干扰判别等工作落到实处。该系统功能强大, 它及时的对多普勒4路信号进行转频绘制, 把不稳定的信号固定, 从而呈现出波浪线信号, 主要体现为:实现技术人员对信号的采集;在多普勒四路信号中, 进行数据化转动;在进行目标检测时, 可以根据已有的数据完成版本再现, 把处于微弱的信号转化成强信号, 让波动更加清晰明了;普勒信号数值比较低, 可以根据这一对象把峰值数控制在最低点, 实现目标能量转化, 让八个方位的信息可以再次得到实现。
2. 数字信号处理系统工作理念
物体回波和目标对象自身会有信号, 当这些物体处在远近不同距离时, 信号度强弱波动很大。对该物体进行监测时, 往往很难做到精准地收集数据。因此, 在工作中人们用到了数字信号处理系统, 该系统能够准确的呈现频率变化, 对存在的多普勒回波信号进行收集, 从而完成信号数据的回收。从系统运行中得知, 4路多普勒数据信号, 对它的收集要经过采样, 才可以形成数据回波。然后根据回波的情况, 把4路多普勒运算出来。该运算方法比较复杂和多样, 只能将基于线性的数值运算出来。在FFT频域分析中, 坐标转化运算也不可丢弃, 让求模运算推送数据传输。把最终输入数据信号的DSP芯片放映, 进行目标信号监测和识别。如果一方的信噪比可以满足对象信号传动条件, 那么该方位就可以被定位。设计信号的处理系统, 是当今最流行的FPGA+DSP架构系统。在系统运作时, FPGA会自动实现FFT运算, 运算的最终结果由DSP进行检测, 实现目标定位。人们想要从脱靶方位识别中, 把两个不相连的DSP芯片和FPGA芯片组合, 组建成新的处理器, 再把模拟的信号通过数字信号处理系统实现信号转化。
三、方位识别算法实现方式
中文方位识算方法在设计工作中常常被利用起来, 该技术可以识别信号在传播中的虚线, 帮助技术人员准确的把握方位识工作。在进行频域特征以及多普勒回波信号处理时, 可以获得精准的信号波段。获取波段最直接的体现便是目标方位的确定和频谱谱峰勾画, 这两个关系如果得到对应, 将更好的实现数据计算。算法在最初的计算中, 基于多普勒计算方法, 相对其他的计算方式, 精准度高很多, 它依据方位就可以准确的采用计算方法, 快速把数值计算出来。该结果有时候受到各方面影响, 它的精准度会很难提高, 要通过不断的实验, 把结果进行比较修正, 得出的最终结果会被认可, 而且能够提高工作效率, 提高精准度。DSP芯片会较好的实现算法相互对换, 灵活性比较强, 把计算结果通过软件优化和重组实验获得, 最终获得一个稳定的图像方位。
四、多处理器协同工作下高速数据传输
多处理器在设计之初使用最多的便是FPGA+DSP结构系统, FPGA可以直接完成4条路线的多普勒信号运算和求模等, 再由DS实现最终的计算。在每帧运算中, FPGA芯片使用将提高运算速度, 信号的收集可以同步及时的进行, 这是多处理器运算的功效。确定256数值为方位点, 把FFT运算方法作为简单的运算对象, 把4路多普勒信号信息传播, 这些数据中有点位运算。当得到数值平衡信号时, 就可以及时的对信号进行模拟演化, 把数据统入频域单元。在单元的存储下, 借用平均恒虚警算法把目标对象计算出。在进行数据处理时, 可以结合FPGA与DSP数据通道, 将每个路段的信号进行串行传输。该方式虽然大大的增强了数值转化, 但是, 容易导致信号系统出现混乱。如果将4路数据平铺摆放, 则该数据会在最短的时间内传送出去, 4路×256点X 8位数据和1路X512点X16数据将最大限度推动数据传输。
五、结束语
基于多处理器的数字信号处理系统方便了人们工作, 引信的频域目标能够实现是在技术发展中, 通过不断的专研和实验才得实现。这个过程艰辛而漫长, 在技术不断演化中, 人们又掌握了方位识别算法, 这个方法方便人们进行数据汇总, 该方法对信号的识别能力也将不断加强。科技进步推动社会发展, 数字处理技术使得定位工作更高效, 社会更加进步。人们依赖技术, 需要技术, 特别是在一些重要行业, 数字信号处理技术师最具有说服力的例子。
摘要：这是一个具有广阔发展平台的信号处理系统, 使用FPGA+DS系统对信号进行处理, 3个强大功能的处理器同时运作, 完成多普勒通道的信号检查和识别, 信号处理机完好的实现了功能检测, 八个方位进行准确定位, 进而提高引战配合效率。该设计主要保障了信号处理时的灵活性和统一性。目前, 已被广泛使用。
关键词：多处理器,方位识别,原理
参考文献
[1]陈彬, 苏宇逍.基于多处理器的可识别方位引信信号处理系统[J].电子科技, 2013 (1)
[2]宋振超.基于多处理器嵌入式系统调度算法的研究[J].电脑知识与技术, 2007 (11)
多微处理器 篇10
1系统整体设计
VPX定制机箱采用新型的高速串行总线标准VITA46, 相对于VME总线架构而言, 具有更大的数据吞吐能力和交换能力、更好的散热性能和更高功率的插槽, 充分满足了信号处理系统对带宽和运算处理能力的要求[4,5]。图1所示为系统的基本框图。整个系统主要由多通道信号采集卡、多通道数据回收卡、信号处理卡以及高性能服务器等组成。系统以千兆以太网作为平台间的网络互连标准, 并使用串行Rapid IO和PCIe作为底板总线交换网络互连协议。VPX载板和模块化的信号采集子卡组成了系统的前端数据采集部分, VPX载板拥有的多个高速串行接口可以将采集到的并行数据转换成串行数据流, 传送给后端的信号处理板进行复杂的后端处理[6]。
2硬件设计
在整个VPX机箱中, 嵌入式信号处理卡VPX6-460是一款多CPU并行处理器信号处理卡, 其内部组成结构如图2所示。板上载有4块双核Power PC 8641D处理器, 共有8个e600处理器核, 每个处理器配有512 MB的同步动态随机存储器DDR2SDRAM, 还配有512 MB具有写保护的Flash和NVRAM。板上的千兆以太网交换机用来配置每个处理器的状态;4个处理器间通过串行Rapid IO交换器实现串行数据互连, 每个处理器的数据输入/输出速率都可达到双向12 Gb/s, 同时有4路串行Rapid IO连接到背板, 可连接4个处理板, 支持16个处理器间的全速数据交换;板上的XMC/PMC插座支持8路PCIe连接, 可用于扩张外部的输入/输出接口。
3软件设计
信号处理器的硬件部分构成了系统框架和硬件平台, 而软件部分则用于实现各种功能, 是整个系统的“灵魂”。VPX6-460是典型的“通用处理器平台+嵌入式操作系统”结构, 选用的操作系统是美国Wind River公司最新研发的Vx Works6.8, 主机上的开发环境是基于Eclipse软件架构设计的Workbench3.1, 通过串口和网络接口实现主机与目标机间的交叉编译和交叉调试。Vx Works实时操作系统提供了专门的系统调用函数接口来连接中断向量和中断服务程序, 内核可以自动提供有关中断处理中所需要的堆栈切换以及寄存器保护、回复等功能。Vx Works6.8提供的内部处理器通信IPC (Inter Processor Communication) 函数库Rel2.4.7支持多处理器间的通信, 适用于底层串行Rapid IO和以太网的链接, 提供与连接无关的编程接口, 从而简化了多处理器通信的程序设计, 提高了程序的可移植性。
VPX6-460的各个处理器之间主要采用直接内存访问DMA (Direct Memory Access) 通信机制, 可以同时传输批量数据。当DMA控制器接收到来自输入/输出口的DMA请求时, CPU就会转让总线控制权给DMA控制器, 在完成数据传输后, DMA控制器会归还总线控制权。整个传输过程由DMA控制器负责而不需要CPU的参与, 有效地减少了CPU的占用时间, 大大提高了系统性能[7,8]。图3所示为VPX6-460上两个处理器间通信的基本原理框图。
在本地处理器上创建由指针A0_sender指向的缓存区buffer_ab, 相应的发送端口为AB_A0_Blk Port, 由函数msg Blk Write () 将成片数据写入到目标处理器上, 由目标处理器的新建缓存区存储接收数据, 接收端口为AB_B0_Blk Port, 缓存区名也为buffer_ab, 使用相同缓存名可以实现数据共享。由于DMA写操作是异步实现的, 即无论DMA请求是否已被执行, msg Blk Write () 都会立即返回, 因此本地处理器需要调用函数call Back () 返回写操作的完成时间和状态等信息。同时, 在完成数据传输时, DMA控制器要释放总线控制权, 通过发送端口的写中断服务程序告知本地处理器已完成数据传输, 接收端口以读中断服务程序告知目标处理器已完成数据接收。部分程序如下:
本文在介绍了VPX6-460硬件组成的基础上, 结合Vx Works操作系统的特点以及系统所支持的通信机制, 详细分析了不同处理器间的数据传输方式, 并给出了具体的软件实现方法。该程序的高度可移植性使其具有很高的应用价值。
参考文献
[1]杜文凤, 王博文.基于嵌入式的实时通信协议栈研究与设计[J].电子技术应用, 2013, (39) 1:29-31.
[2]刘昊昱.一种基于VxWorks技术的通用信号处理平台设计[J].电子技术应用, 2003, (29) 6:13-15.
[3]宋秀兰, 吴晓波.多处理器通信设计[J].浙江工业大学学报, 2010, 38 (4) :426-429.
[4]廖明燕.基于MSP430的多处理器通用技术研究[J].微处理机, 2006, 2 (1) :86-91.
[5]何先波, 李薇.嵌入式系统软件开发技术基础[M].北京:清华大学出版社, 2011.
[6]史鸿声.基于PowerPC的雷达通用处理器设计[J].雷达科学与技术, 2011, 9 (2) :140-144.
[7]李世光, 孟强强.基于多串口的热量表系数修正软件的设计[J].微型机与应用, 2012, 31 (18) :1-4.